CN210670239U - 一种无压缩高清视频传输系统 - Google Patents
一种无压缩高清视频传输系统 Download PDFInfo
- Publication number
- CN210670239U CN210670239U CN201922335276.6U CN201922335276U CN210670239U CN 210670239 U CN210670239 U CN 210670239U CN 201922335276 U CN201922335276 U CN 201922335276U CN 210670239 U CN210670239 U CN 210670239U
- Authority
- CN
- China
- Prior art keywords
- receiving
- module
- sending
- output end
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Communication System (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本实用新型公开一种无压缩高清视频传输系统，包括发送端和接收端，发送端的输入端输入高清视频信号，发送端的输出端与接收端的输入端相连，接收端的输出端输出高清视频信号。本实用新型采用FPGA和DDR存储芯片完成图像数据的转发，而不需要单独传输高清视频信号的时钟信号，通过此技术可以有效的降低高清视频图像传输的设备成本，同时可以保持原始的图像质量。
Description
技术领域
本实用新型涉及光电通信技术领域，具体涉及一种无压缩高清视频传输系统。
背景技术
随着各种无人值守的站点逐渐普及，而且高清视频使用也越来越广泛，包括高清视频信号在内的各种信号需要进行远距离传输。高清视频信号数据带宽大、对时钟要求高，用于标清视频光传输系统的方案已不适用于高清视频传输系统。现有的高清视频数字化传输方案中大多采用将高带宽的高清视频数据压缩到低带宽的码流，然后通过网络或者光纤传输。虽然这种方法传输可以节省传输链路带宽，但不能保证图像质量，经过压缩后图像将出现边缘模糊等现象，不能应用在对图像质量要求较高的场合。而无压缩传输需要将图像数据与像素时钟一并传输，以保证接收端视频能够正确恢复，这种方法虽然可以保证图像质量，但需要用到多根光纤，系统建设成本和传输成本较高。
实用新型内容
本实用新型针对现有高清视频传输中数据和时钟的同步问题，提供一种无压缩高清视频传输系统。
为解决上述问题，本实用新型是通过以下技术方案实现的：
一种无压缩高清视频传输系统，包括发送端和接收端，发送端的输入端输入高清视频信号，发送端的输出端与接收端的输入端相连，接收端的输出端输出高清视频信号；所述发送端由视频解码器、发送FPGA控制器和发送DDR存储器组成；视频解码器的输出端形成发送端的输入端；视频解码器的输出端连接发送FPGA控制器的输入端，发送FPGA控制器的输出端形成发送端的输出端；发送DDR存储器与发送FPGA控制器相连；所述接收端由接收FPGA控制器、接收DDR存储器和视频编码器组成；接收FPGA控制器的输入端形成接收端的输入端；接收FPGA控制器的输出端连接视频编码器的输入端，视频编码器的输出端形成接收端的输出端；接收DDR存储器与接收FPGA控制器相连。
上述发送FPGA控制器进一步由图像分析模块、发送数据存储模块、发送数据读取模块、数据发送模块、电光转换模块、以及发送存储器控制器组成；图像分析模块的输入端形成发送FPGA控制器的输入端，图像分析模块的视频图像信号输出端连接发送数据存储模块的输入端，发送数据存储模块的输出端连接发送存储器控制器的输入端，发送存储器控制器的输出端连接发送数据读取模块的输入端，发送数据读取模块的输出端连接数据发送模块的输入端，数据发送模块的输出端连接电光转换模块的输入端，电光转换模块的输出端形成发送FPGA控制器的输出端；图像分析模块的同步信号输出端分别连接发送数据存储模块和数据发送模块的同步信号输入端。
上述接收FPGA控制器进一步由光电转换模块、数据接收模块、接收数据存储模块、接收数据读取模块、信号再生模块、以及接收存储器控制器组成；光电转换模块的输入端形成接收FPGA控制器的输入端，光电转换模块的输出端连接数据接收模块的输入端，数据接收模块的输出端连接接收数据存储模块的输入端，接收数据存储模块的输出端连接接收存储器控制器的输入端，接收存储器控制器的输出端连接接收数据读取模块的输入端，接收数据读取模块的输出端连接信号再生模块的视频图像信号输入端，信号再生模块的输出端形成接收FPGA控制器的输出端；数据接收模块和接收数据读取模块的同步信号输出端连接信号再生模块的同步信号输入端。
与现有技术相比，本实用新型利用FPGA和DDR缓存技术，可以实现单根光纤，单个波长、通过自主定义的数据包格式传输一路分辨率高达1080P60的高清视频信号。通过此项技术，传输一路高清视频信号只需要一片FPGA芯片，一片DDR缓存芯片和一个电光转换模块，再搭配上简单的外围电路，将极大的降低设备成本。
附图说明
图1为一种无压缩高清视频传输系统的原理框图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实例，对本实用新型进一步详细说明。
一种无压缩高清视频传输系统，如图1所示，包括发送端和接收端。发送端的输入端输入高清视频信号，发送端的输出端与接收端的输入端相连，接收端的输出端输出高清视频信号。
所述发送端由视频解码器、发送FPGA控制器和发送DDR存储器组成；视频解码器的输出端形成发送端的输入端；视频解码器的输出端连接发送FPGA控制器的输入端，发送FPGA控制器的输出端形成发送端的输出端；发送DDR存储器与发送FPGA控制器相连。发送端负责将视频数据缓存后剔除像素时钟，然后通过Serdes口将每个像素点数据发送到远端。
发送FPGA控制器进一步由图像分析模块、发送数据存储模块、发送数据读取模块、数据发送模块、电光转换模块、以及发送存储器控制器组成。图像分析模块的输入端形成发送FPGA控制器的输入端，图像分析模块的视频图像信号输出端连接发送数据存储模块的输入端，发送数据存储模块的输出端连接发送存储器控制器的输入端，发送存储器控制器的输出端连接发送数据读取模块的输入端，发送数据读取模块的输出端连接数据发送模块的输入端，数据发送模块的输出端连接电光转换模块的输入端，电光转换模块的输出端形成发送FPGA控制器的输出端。图像分析模块的同步信号输出端分别连接发送数据存储模块和数据发送模块的同步信号输入端。
发送端将高清视频信号通过视频解码器转换为并行数字信号，此数字信号包括1路像素时钟、24位色的图像数据、1位行同步信号和1位场同步信号。FPGA利用行场同步信号分辨出每张图像的总起始以及每一行的起始，并计算出每张图像的分辨率信息。然后将每张图像的像素点存放在外部DDR2存储器中相对应的存储位置。然后以行为基本单位依次读出并打包成自定义的帧格式，并在帧头加入视频分辨率、行编号、数据包长度等信息。数据发送单元将接收到的封装好的数据包进行8b/10b编码、并串转换，然后通过FPGA的GTX发送到接收端。
所述接收端由接收FPGA控制器、接收DDR存储器和视频编码器组成；接收FPGA控制器的输入端形成接收端的输入端；接收FPGA控制器的输出端连接视频编码器的输入端，视频编码器的输出端形成接收端的输出端；接收DDR存储器与接收FPGA控制器相连。接收端将收到的每个像素点数据放入到相对应的存储位置，并按照与原图像一致的分辨率恢复出原始图像。
接收FPGA控制器进一步由光电转换模块、数据接收模块、接收数据存储模块、接收数据读取模块、信号再生模块、以及接收存储器控制器组成。光电转换模块的输入端形成接收FPGA控制器的输入端，光电转换模块的输出端连接数据接收模块的输入端，数据接收模块的输出端连接接收数据存储模块的输入端，接收数据存储模块的输出端连接接收存储器控制器的输入端，接收存储器控制器的输出端连接接收数据读取模块的输入端，接收数据读取模块的输出端连接信号再生模块的视频图像信号输入端，信号再生模块的输出端形成接收FPGA控制器的输出端。数据接收模块和接收数据读取模块的同步信号输出端连接信号再生模块的同步信号输入端。
接收端首先将从GTX接收到的数据完成串并转换、8B/10B解码，并恢复出封装好的视频数据包。数据解析单元解析出每张图像数据并记录下行编号，同时记录下图像的分辨率等信息。对于接收到的每张图像数据，需要将其存储在DDR存储器中相对应的存储位置。图像输出单元需要根据解析出的图像分辨率信息产生标准的图像输出时序，包括场同步信号、行同步信号、数据有效信号。根据数据有效信号，从DDR存储器中读取出每一副图像并输出到图像输出端口，再由视频编码芯片实现高清视频信号的发送。
本实用新型采用FPGA和DDR存储芯片完成图像数据的转发，而不需要单独传输高清视频信号的时钟信号。通过此技术可以有效的降低高清视频图像传输的设备成本，同时可以保持原始的图像质量。
需要说明的是，尽管以上本实用新型所述的实施例是说明性的，但这并非是对本实用新型的限制，因此本实用新型并不局限于上述具体实施方式中。在不脱离本实用新型原理的情况下，凡是本领域技术人员在本实用新型的启示下获得的其它实施方式，均视为在本实用新型的保护之内。
Claims (3)
1.一种无压缩高清视频传输系统，包括发送端和接收端，发送端的输入端输入高清视频信号，发送端的输出端与接收端的输入端相连，接收端的输出端输出高清视频信号；其特征是，
所述发送端由视频解码器、发送FPGA控制器和发送DDR存储器组成；视频解码器的输出端形成发送端的输入端；视频解码器的输出端连接发送FPGA控制器的输入端，发送FPGA控制器的输出端形成发送端的输出端；发送DDR存储器与发送FPGA控制器相连；
所述接收端由接收FPGA控制器、接收DDR存储器和视频编码器组成；接收FPGA控制器的输入端形成接收端的输入端；接收FPGA控制器的输出端连接视频编码器的输入端，视频编码器的输出端形成接收端的输出端；接收DDR存储器与接收FPGA控制器相连。
2.根据权利要求1所述的一种无压缩高清视频传输系统，其特征是，发送FPGA控制器进一步由图像分析模块、发送数据存储模块、发送数据读取模块、数据发送模块、电光转换模块、以及发送存储器控制器组成；
图像分析模块的输入端形成发送FPGA控制器的输入端，图像分析模块的视频图像信号输出端连接发送数据存储模块的输入端，发送数据存储模块的输出端连接发送存储器控制器的输入端，发送存储器控制器的输出端连接发送数据读取模块的输入端，发送数据读取模块的输出端连接数据发送模块的输入端，数据发送模块的输出端连接电光转换模块的输入端，电光转换模块的输出端形成发送FPGA控制器的输出端；
图像分析模块的同步信号输出端分别连接发送数据存储模块和数据发送模块的同步信号输入端。
3.根据权利要求1所述的一种无压缩高清视频传输系统，其特征是，接收FPGA控制器进一步由光电转换模块、数据接收模块、接收数据存储模块、接收数据读取模块、信号再生模块、以及接收存储器控制器组成；
光电转换模块的输入端形成接收FPGA控制器的输入端，光电转换模块的输出端连接数据接收模块的输入端，数据接收模块的输出端连接接收数据存储模块的输入端，接收数据存储模块的输出端连接接收存储器控制器的输入端，接收存储器控制器的输出端连接接收数据读取模块的输入端，接收数据读取模块的输出端连接信号再生模块的视频图像信号输入端，信号再生模块的输出端形成接收FPGA控制器的输出端；
数据接收模块和接收数据读取模块的同步信号输出端连接信号再生模块的同步信号输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922335276.6U CN210670239U (zh) | 2019-12-23 | 2019-12-23 | 一种无压缩高清视频传输系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922335276.6U CN210670239U (zh) | 2019-12-23 | 2019-12-23 | 一种无压缩高清视频传输系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210670239U true CN210670239U (zh) | 2020-06-02 |
Family
ID=70822950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922335276.6U Active CN210670239U (zh) | 2019-12-23 | 2019-12-23 | 一种无压缩高清视频传输系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210670239U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115348464A (zh) * | 2022-08-12 | 2022-11-15 | 深圳市东明炬创电子股份有限公司 | 一种高清数字视频零延迟传输的方法 |
-
2019
- 2019-12-23 CN CN201922335276.6U patent/CN210670239U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115348464A (zh) * | 2022-08-12 | 2022-11-15 | 深圳市东明炬创电子股份有限公司 | 一种高清数字视频零延迟传输的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107426551B (zh) | 一种基于FPGA的全模式Cameralink数字图像光端机接收端及发射端 | |
| CN110896431B (zh) | 一种无压缩高清视频传输方法和系统 | |
| CN101662671B (zh) | 基于fpga的多台数字相机图像传输方法 | |
| CN108989708A (zh) | 通用多媒体接口的低速信号光电转换模块 | |
| CN105045549A (zh) | 一种基于fpga的vga及ps/2信号传输系统 | |
| CN112713965B (zh) | 一种适用于cpri协议的速率匹配方法、系统及相关装置 | |
| CN110381278A (zh) | 用于色彩空间4:4:4传输的方法及设备 | |
| CN113986192B (zh) | 一种CoaXPress接口数据和Cameralink接口数据互相转换的方法 | |
| CN111698386B (zh) | 一种多路图像数据同步发送装置、接收装置和传输系统 | |
| CN110855910A (zh) | 一种基于fc-av协议的多屏拼接系统 | |
| CN210670239U (zh) | 一种无压缩高清视频传输系统 | |
| CN113852733B (zh) | 一种基于单路同轴的多源图像低延时并行传输电路及方法 | |
| CN113630585A (zh) | 一种扩展型Camera Link相机转光纤实时传输系统及方法 | |
| CN108134912B (zh) | 一种视频流转换方法 | |
| US20190141336A1 (en) | Chip and digital video signal transmission system | |
| CN113765582A (zh) | 一种国产化设计的冗余光口单向传输数据实现系统和方法 | |
| CN103705260A (zh) | 一种基于光纤通信的数字医学成像设备的数据传输系统 | |
| CN111491100B (zh) | 一种在嵌入式平台降低图像处理功耗的方法 | |
| CN102215173B (zh) | 一种可动态配置带宽的发送、接收以太网业务的方法及装置 | |
| CN105304001A (zh) | 一种基于serdes的信号扩展盒 | |
| CN112543349B (zh) | 一种多端口高速数据同步传输方法 | |
| CN213244192U (zh) | 基于fpga与hdmi1.4标准接口的光发送设备 | |
| CN104023215A (zh) | 军用1394数字视频和红外模拟视频光纤融合传输装置 | |
| CN102811351A (zh) | 一种多业务数据传输方法及装置 | |
| CN115734004A (zh) | 视频处理方法、装置、系统和设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |