CN210605501U - 一种电压闭环控制电路 - Google Patents

Abstract

本实用新型公开了一种电压闭环控制电路，包括运算放大器U1、采样电路、微分电路、积分电路、比例放大电路、基准电压电路、光耦隔离电路、PWM芯片，微分电路通过采样电路与运算放大器U1的反相输入端相连，积分电路和比例放大电路并接在运算放大器U1的输出端与反相输入端之间，基准电压电路与运算放大器U1的同相输入端相连，运算放大器U1的输出端通过光耦隔离电路与PWM芯片的输入端相连，PWM芯片的输出端与主电路拓扑的驱动电路相连；还包括差分放大电路，主电路拓扑的输出端通过差分放大电路与微分电路及采样电路相连。本实用新型不易受高压信号的干扰，工作稳定性好，控制精度高，微分电容选型耐压级别低，成本低。

Description

一种电压闭环控制电路

技术领域

本实用新型特别涉及一种电压闭环控制电路。

背景技术

如图1所示，现有技术中，针对主电路拓扑7的电压闭环控制电路主要由采样电路1、微分电路2、积分电路3、比例放大电路4、基准电压电路5、运算放大器U1、光耦隔离电路6、PWM芯片8组成，其中主电路拓扑7可以是BUCK、BOOST、正激、反激、全桥、半桥等电路结构。在图1中，主电路拓扑7是普通的全桥硬开关，主电路拓扑7的输出电压Vout＝2*D*Vin*Ns/Np，其中D为主电路拓扑7中驱动电路接收到的PWM波的占空比，Vin为输入电压值，Np为变压器T1的原边匝数，Ns为变压器T1的副边匝数。在输入电压不变化的状态下，输出电压受占空比大小控制。将输出电压VOUT经过采样电路1、微分电路2、积分电路3、比例放大电路4、基准电压电路5等转换为小信号，通过光耦隔离电路6输出影响PWM芯片8的脉冲宽度占空比，从而影响IGBT的驱动脉冲大小，达到控制输出电压的闭环控制目的。

如图1所示，采样电路1中，接线方式为VOUT﹢处接主电路拓扑7输出电压的正极，SGND处接主电路拓扑7输出电压的负极，主电路拓扑7的输出电压通过电阻R1、R2和R4分压后转换为一个小电压，即反馈电压送入运算放大器U1的负反馈极；电容C1与电阻R3组成微分电路2，电容C1与主电路拓扑7的输出高压连接，耐压性能较高；电阻R5与电容C2组成积分电路3；电容C3与电阻R6、R7组成比例放大电路4；基准电压电路5由VREF给定，通过电阻R11与R12的阻值进行分压得到基准电压。

现有电压闭环控制电路具有以下缺点：需要将SGND与主电路拓扑7输出高压端的负线连在一起，其易受高压负线上的高频杂波信号干扰，从而影响控制电路工作的稳定性；直接采用运算放大器的负反馈端作为采样信号端，系统不稳定；采用纯电阻分压电路进行采样，闭环控制电源不精准；微分电路中的微分电容C1直接与主电路拓扑7输出高压连在一起，微分电容C1耐压级别较高，相应成本较高。

实用新型内容

本实用新型的目的在于，针对上述现有技术的不足，提供一种电压闭环控制电路，不易受高压信号的干扰，工作稳定性好，控制精度高，微分电容选型耐压级别低，成本低。

为解决上述技术问题，本实用新型所采用的技术方案是：

一种电压闭环控制电路，包括运算放大器U1、采样电路、微分电路、积分电路、比例放大电路、基准电压电路、光耦隔离电路、PWM芯片，微分电路通过采样电路与运算放大器U1的反相输入端相连，积分电路和比例放大电路并接在运算放大器U1的输出端与反相输入端之间，基准电压电路与运算放大器U1的同相输入端相连，运算放大器U1的输出端通过光耦隔离电路与PWM芯片的输入端相连，

PWM芯片的输出端与主电路拓扑的驱动电路相连；其特点是还包括差分放大电路，主电路拓扑的输出端通过差分放大电路与微分电路及采样电路相连。

作为一种优选方式，所述差分放大电路包括电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、运算放大器U2，其中，电阻R14与电阻R15阻值相等，电阻R16与电阻R17阻值相等，主电路拓扑的输出电压负极依次通过电阻R16、电阻R14、电阻R13接地，运算放大器U2的反相输入端接于电阻R14与电阻R16之间，主电路拓扑的输出电压正极通过电阻R17与运算放大器U2的同相输入端相连，运算放大器U2的同相输入端还通过电阻R15接地，运算放大器U2的输出端接于电阻R13与电阻R14之间；微分电路及采样电路均与运算放大器U2的输出端相连。

作为一种优选方式，采样电路包括电阻R1、电阻R2、电阻R4；微分电路包括电容C1与电阻R3；积分电路包括电容C2与电阻R5；比例放大电路包括电容C3、电阻R6、电阻R7；运算放大器U2的输出端依次通过电容C1、电阻R3、电阻R5与运算放大器U1的反相输入端相连；电阻R1一端与运算放大器U2的输出端相连，电阻R1另一端依次通过电阻R2、电阻R4接地；电阻R2与电阻R4的连接点接于电阻R3与电阻R5之间；电容C2与电阻R6均并接于运算放大器U1的反相输入端与输出端之间；电容C3一端与运算放大器U1的反相输入端相连，电容C3另一端通过电阻R7与运算放大器U1的输出端相连。

作为一种优选方式，所述基准电压电路包括电阻R11和电阻R12，基准电源依次通过电阻R11、电阻R12接地，运算放大器U1的同相输入端接在电阻R11与电阻R12之间。

与现有技术相比，本实用新型具有以下有益效果：

第一，闭环电压输出高压端的采样负线与控制板上的SGND是隔离的，且采样线是以差分信号送入运放，控制板不易受到高压信号的干扰，工作稳定性好。

第二，在负反馈前级加上一级差分转换，通过差分运放可以更好地进行阻抗匹配，使系统更容易稳定。

第三，差分采样电路比纯电阻分压电路的采样精度更高，从而使闭环控制电压更加精准。

第四，微分电容上的电压是将主电路拓扑的输出电压经过差分比例缩小后的电压，选型耐压级别低，成本优势明显。

附图说明

图1为现有电压闭环控制电路结构图。

图2为本实用新型一实施例电路结构图。

其中，1为采样电路，2为微分电路，3为积分电路，4为比例放大电路，5为基准电压电路，6为光耦隔离电路，7为主电路拓扑，71为驱动电路，8为PWM芯片，9为差分放大电路。

具体实施方式

如图2所示，本实用新型的一实施例包括运算放大器U1、采样电路1、微分电路2、积分电路3、比例放大电路4、基准电压电路5、光耦隔离电路6、PWM芯片8，微分电路2通过采样电路1与运算放大器U1的反相输入端相连，积分电路3和比例放大电路4并接在运算放大器U1的输出端与反相输入端之间，基准电压电路5与运算放大器U1的同相输入端相连，运算放大器U1的输出端通过光耦隔离电路6与PWM芯片8的输入端相连，PWM芯片8的输出端与主电路拓扑7的驱动电路71相连；还包括差分放大电路9，主电路拓扑7的输出端通过差分放大电路9与微分电路2及采样电路1相连。

所述差分放大电路9包括电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、运算放大器U2，其中，电阻R14与电阻R15阻值相等，电阻R16与电阻R17阻值相等，主电路拓扑7的输出电压负极依次通过电阻R16、电阻R14、电阻R13接地，运算放大器U2的反相输入端接于电阻R14与电阻R16之间，主电路拓扑7的输出电压正极通过电阻R17与运算放大器U2的同相输入端相连，运算放大器U2的同相输入端还通过电阻R15接地，运算放大器U2的输出端接于电阻R13与电阻R14之间；微分电路2及采样电路1均与运算放大器U2的输出端相连。

采样电路1包括电阻R1、电阻R2、电阻R4；微分电路2包括电容C1与电阻R3；积分电路3包括电容C2与电阻R5；比例放大电路4包括电容C3、电阻R6、电阻R7；运算放大器U2的输出端依次通过电容C1、电阻R3、电阻R5与运算放大器U1的反相输入端相连；电阻R1一端与运算放大器U2的输出端相连，电阻R1另一端依次通过电阻R2、电阻R4接地；电阻R2与电阻R4的连接点接于电阻R3与电阻R5之间；电容C2与电阻R6均并接于运算放大器U1的反相输入端与输出端之间；电容C3一端与运算放大器U1的反相输入端相连，电容C3另一端通过电阻R7与运算放大器U1的输出端相连。

所述基准电压电路5包括电阻R11和电阻R12，基准电源依次通过电阻R11、电阻R12接地，运算放大器U1的同相输入端接在电阻R11与电阻R12之间。

本实用新型中，主电路拓扑7不限电路结构，本实用新型仍以全桥硬开关电路结构进行说明，该电路输出电压Vout＝2*D*Vin*Ns/Np，其中D为主电路拓扑7中驱动电路接收到的PWM波的占空比，Vin为输入电压值，Np为变压器T1的原边匝数，Ns为变压器T1的副边匝数。本实用新型通过将输出高压信号VOUT﹢、VOUT-通过差分放大电路9同相位等比例转换为小电压，再经过微分电路2，积分电路3和比例放大电路4，同时与基准电压电路5做信号比较，输出信号通过影响PWM芯片8的脉宽大小，实现闭环控制输出电压的目的。

VOUT﹢处接主电路拓扑7输出电压的正极，VOUT-处接主电路拓扑7输出电压的负极，VOUT-与控制板上的SGND没有直接连在一起。高压信号VOUT通过差分放大电路9转换为小电压VO-V。

R16阻值等于R17，R14阻值与R15阻值相等，VOUT信号是等差分送入运算放大器U2中，运算放大器U2输出电压VO-V等于R17/R15乘以VOUT电压值，通过R17/R15的阻值比例，可以控制VO-V的大小。同时，运算放大器U2采用正负电源供电，减少了高压采样线上的共模干扰，电路抗干扰性能更强。

高压信号转换为小信号VO-V后，再通过电阻R1、R2、R4分压后转换为一个小电压，即反馈电压送入运算放大器U1的反相输入端2脚。

电容C1与电阻R3组成微分电路2，对信号VO-V的动态变化能快速响应，减少系统超调量，减少系统调节时间。C1连接的是转换后的小电压VO-V，因此耐压性能要求低。

电阻R5与电容C2组成积分电路3，目的是消除系统的稳态误差。

电容C3与电阻R6、R7组成比例放大电路4，目的是进行有差调节，减小当前误差。

基准电压电路5由VREF给定，通过电阻R11与R12的阻值进行分压得到基准电压，再通过与VO-V比较，来控制运算放大器U1的输出电压。因此VREF的给定值可有效控制输出电压VOUT的大小。

运算放大器U1的输出电压可以控制光耦U3原边的电流大小，经过光耦U3的线性比例，从而达到控制光耦U3副边的工作电流大小，从而控制PWM芯片8输出的PWM波脉宽大小。

本实用新型将差分采样电路引入电压闭环控制电路中，从而减少高压采样线上的高频信号干扰，提高控制电路的稳定性和可靠性，可应用于所有的DC-DC，AC-DC的输出电压闭环控制电路结构中。

上面结合附图对本实用新型的实施例进行了描述，但是本实用新型并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是局限性的，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本实用新型的保护范围之内。

Claims (4)

1.一种电压闭环控制电路，包括运算放大器U1、采样电路(1)、微分电路(2)、积分电路(3)、比例放大电路(4)、基准电压电路(5)、光耦隔离电路(6)、PWM芯片(8)，微分电路(2)通过采样电路(1)与运算放大器U1的反相输入端相连，积分电路(3)和比例放大电路(4)并接在运算放大器U1的输出端与反相输入端之间，基准电压电路(5)与运算放大器U1的同相输入端相连，运算放大器U1的输出端通过光耦隔离电路(6)与PWM芯片(8)的输入端相连，PWM芯片(8)的输出端与主电路拓扑(7)的驱动电路(71)相连；其特征在于，还包括差分放大电路(9)，主电路拓扑(7)的输出端通过差分放大电路(9)与微分电路(2)及采样电路(1)相连。

2.如权利要求1所述的电压闭环控制电路，其特征在于，所述差分放大电路(9)包括电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、运算放大器U2，其中，电阻R14与电阻R15阻值相等，电阻R16与电阻R17阻值相等，主电路拓扑(7)的输出电压负极依次通过电阻R16、电阻R14、电阻R13接地，运算放大器U2的反相输入端接于电阻R14与电阻R16之间，主电路拓扑(7)的输出电压正极通过电阻R17与运算放大器U2的同相输入端相连，运算放大器U2的同相输入端还通过电阻R15接地，运算放大器U2的输出端接于电阻R13与电阻R14之间；微分电路(2)及采样电路(1)均与运算放大器U2的输出端相连。

3.如权利要求2所述的电压闭环控制电路，其特征在于，采样电路(1)包括电阻R1、电阻R2、电阻R4；微分电路(2)包括电容C1与电阻R3；积分电路(3)包括电容C2与电阻R5；比例放大电路(4)包括电容C3、电阻R6、电阻R7；

运算放大器U2的输出端依次通过电容C1、电阻R3、电阻R5与运算放大器U1的反相输入端相连；电阻R1一端与运算放大器U2的输出端相连，电阻R1另一端依次通过电阻R2、电阻R4接地；电阻R2与电阻R4的连接点接于电阻R3与电阻R5之间；电容C2与电阻R6均并接于运算放大器U1的反相输入端与输出端之间；电容C3一端与运算放大器U1的反相输入端相连，电容C3另一端通过电阻R7与运算放大器U1的输出端相连。

4.如权利要求1至3任一项所述的电压闭环控制电路，其特征在于，所述基准电压电路(5)包括电阻R11和电阻R12，基准电源依次通过电阻R11、电阻R12接地，运算放大器U1的同相输入端接在电阻R11与电阻R12之间。

Images