CN210578255U

CN210578255U - 控制芯片、控制电路及电源电路

Info

Publication number: CN210578255U
Application number: CN201921558002.7U
Authority: CN
Inventors: 陈晓亮; 曹锋
Original assignee: Xiamen Biyi Micro Electronic Technique Co ltd
Current assignee: Xiamen Biyi Micro Electronic Technique Co ltd
Priority date: 2019-09-19
Filing date: 2019-09-19
Publication date: 2020-05-19
Anticipated expiration: 2029-09-19

Abstract

本实用新型揭示了一种控制芯片、控制电路及电源电路，所述控制电路包括控制芯片、晶体管、采样电阻；控制芯片分别耦接晶体管、采样电阻；控制芯片设有复用引脚和VSS引脚，复用引脚作为电压反馈引脚和电流检测引脚的复用引脚；控制芯片的门控制输入信号引脚连接晶体管；所述晶体管的源极耦接所述采样电阻的第一端，所述VSS引脚耦接采样电阻的第一端；在晶体管导通的状态下，控制芯片能通过所述复用引脚获取流过所述晶体管的电流大小；在晶体管断开的状态下，控制芯片能通过复用引脚获取电压反馈信号。本实用新型提出的控制芯片、控制电路及电源电路，通过将FB和CS引脚复用的形式，可简化控制芯片电路中的引脚排布，有效降低控制芯片电路的封装成本。

Description

控制芯片、控制电路及电源电路

技术领域

本实用新型属于电源电路技术领域，涉及一种控制芯片、控制电路及电源电路。

背景技术

现有技术中一般将各个功能分别用控制芯片中的不同引脚连接实现。图1为现有boost升压电源电路在一种实施方式中的电路示意图；请参阅图1，boost升压电源电路中，FB电压反馈引脚用于采集分压电阻R1和分压电阻R2间的分压，以控制电源电压处于恒压状态。CS电流反馈引脚用于采集流过MOS管的电流大小，通过采集的电流信号，控制芯片中的脉冲宽度调制模块控制MOS管的通断，以调节流过MOS管的电流大小，防止因电流过大而损坏MOS管。其中，VSS引脚接地。

图2为电源电路的电路信号时序图；请参阅图2，因处于电路恒压状态，FB引脚采集的电压信号为恒定值。当脉冲宽度调制信号PWM信号为高电平(on状态)时，CS引脚采集到的电流升高；当PWM信号为低电平(off状态)时，CS引脚采集到的电流为零。

现有控制芯片中，各个功能分别用控制芯片中的引脚连接实现，如FB引脚和CS引脚用于采集不同的信号。控制芯片电路中设置的引脚越多，其封装的成本增加，系统成本也会随之增加。

有鉴于此，如今迫切需要设计一种新的控制芯片设计，以便克服现有控制芯片存在的上述缺陷。

实用新型内容

本实用新型提供一种控制芯片、控制电路及电源电路，可简化控制芯片电路中的引脚排布，有效降低控制芯片电路的封装成本，系统成本也随之降低。

为解决上述技术问题，根据本实用新型的一个方面，采用如下技术方案：

一种控制电路，所述控制电路包括控制芯片、采样电阻；所述控制芯片耦接采样电阻；所述控制电路还包括晶体管；

所述控制芯片设有复用引脚和公共接地端电压引脚，所述复用引脚作为电压反馈引脚和电流检测引脚的复用引脚，所述公共接地端电压引脚分别耦接控制芯片的公共端及采样电阻的第一端；

所述晶体管与控制芯片独立设置，所述控制芯片耦接所述晶体管，所述控制芯片的门控制输入信号引脚连接晶体管，所述晶体管的源极耦接所述采样电阻的第一端；或者，晶体管作为控制芯片的一部分，所述控制芯片具有漏端引脚，控制芯片的漏端引脚与晶体管的漏极耦接，所述控制芯片的门控制输入信号端连接晶体管，所述晶体管的源极耦接所述公共接地端电压引脚；

在晶体管导通的状态下，控制芯片能通过所述复用引脚获取流过所述晶体管的电流大小；在晶体管断开的状态下，无电流流过晶体管，控制芯片能通过所述复用引脚获取电压反馈信号。

作为本实用新型的一种实施方式，所述控制电路还包括第一分压电阻R1、第二分压电阻R2，第一分压电阻R1的第二端连接第二分压电阻R2的第一端，第二分压电阻R2的第二端接地；所述复用引脚连接第一分压电阻R1和第二分压电阻R2之间的连接节点。

作为本实用新型的一种实施方式，所述控制芯片包括脉冲宽度调制电路，脉冲宽度调制电路耦接晶体管，能向晶体管发送控制所述晶体管通断的脉冲宽度调制信号。

根据本实用新型的另一个方面，采用如下技术方案：

一种电源电路，所述电源电路包括上述的控制电路。

作为本实用新型的一种实施方式，所述电源电路还包括第一电容C1及第二电容C2；所述控制芯片设有电源电压引脚VCC及补偿引脚COMP；电源电压引脚VCC耦接第一电容C1，补偿引脚COMP耦接第二电容C2。

作为本实用新型的一种实施方式，所述电源电路还包括电感L、二极管D、第三电容C3、第三电阻R3；

所述电感L的第一端耦接输入电压Vin，电感L的第二端分别耦接二极管D的正极、晶体管的漏极；

所述二极管D的负极分别连接输出电压Vout、第三电容C3的第一端、第三电阻R3的第一端；第三电容C3的第二端接地，第三电阻R3的第二端接地。

根据本实用新型的又一个方面，采用如下技术方案：

一种控制芯片，所述控制芯片设有复用引脚和VSS引脚，所述复用引脚作为电压反馈引脚FB和电流检测引脚CS的复用引脚，所述VSS引脚连接控制芯片的公共端GND；

所述控制芯片能在控制芯片处于第一状态下通过所述复用引脚获取电流采样信号；所述控制芯片能在控制芯片处于第二状态下通过所述复用引脚获取电压反馈信号。

作为本实用新型的一种实施方式，所述控制芯片中设有脉冲宽度调制电路，脉冲宽度调制电路耦接晶体管，能向晶体管发送控制所述晶体管通断的脉冲宽度调制信号；

在脉冲宽度调制信号为高电平的状态下，晶体管导通；控制芯片能通过所述复用引脚获取流过晶体管的电流大小；

在脉冲宽度调制信号为低电平的状态下，无电流流过晶体管；控制芯片能通过所述复用引脚获取电压反馈信号。

作为本实用新型的一种实施方式，所述晶体管内封于所述控制芯片，即所述晶体管作为所述控制芯片的一部分；或者，所述晶体管设置于所述控制芯片之外。

作为本实用新型的一种实施方式，所述采样电阻Rcs内封或集成在控制芯片上，或者，所述采样电阻Rcs设置于所述控制芯片之外。

本实用新型的有益效果在于：本实用新型提出的控制芯片、控制电路及电源电路，通过将FB和CS引脚复用的形式，可简化控制芯片电路中的引脚排布，有效降低控制芯片电路的封装成本，系统成本也随之降低。本实用新型分时复用FB完成最大电流检测，无需额外的CS引脚。通过调节VSS对地电阻可以自由设置最大电流检测值。

附图说明

图1为现有boost升压电源电路在一种实施方式中的电路示意图。

图2为电源电路的电路信号时序图。

图3为本实用新型一实施例中控制芯片(及控制电路)的电路示意图。

图4为本实用新型一实施例中控制电路的电路信号时序图。

图5为本实用新型一实施例中控制芯片及控制电路在电源电路中应用的电路示意图。

图6为本实用新型一实施例中控制芯片及控制电路在Buck电路中应用的电路示意图。

图7为本实用新型一实施例中控制芯片及控制电路在反激电路中应用的电路示意图。

图8为本实用新型一实施例中控制电路的电路信号时序图。

图9为本实用新型一实施例中控制芯片及控制电路的电路示意图。

具体实施方式

下面结合附图详细说明本实用新型的优选实施例。

为了进一步理解本实用新型，下面结合实施例对本实用新型优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本实用新型的特征和优点，而不是对本实用新型权利要求的限制。

该部分的描述只针对几个典型的实施例，本实用新型并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本实用新型描述和保护的范围内。

说明书中“多个”指两个或两个以上。说明书中的“耦接”或连接既包含直接连接，也包含间接连接，如通过一些有源器件、无源器件或电传导媒介进行的连接；还可包括本领域技术人员公知的在可实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。

本实用新型揭示了一种控制电路，所述控制电路包括控制芯片、采样电阻；所述控制芯片耦接采样电阻；所述控制电路还包括晶体管。所述控制芯片设有复用引脚和公共接地端电压引脚，所述复用引脚作为电压反馈引脚和电流检测引脚的复用引脚，所述公共接地端电压引脚分别耦接控制芯片的公共端及采样电阻的第一端。

在本实用新型的一实施例中，所述晶体管与控制芯片独立设置，所述控制芯片耦接所述晶体管，所述控制芯片的门控制输入信号引脚连接晶体管，所述晶体管的源极耦接所述采样电阻的第一端。在本实用新型的另一实施例中，晶体管作为控制芯片的一部分，所述控制芯片具有漏端引脚，控制芯片的漏端引脚与晶体管的漏极耦接，所述控制芯片的门控制输入信号端连接晶体管，所述晶体管的源极耦接所述公共接地端电压引脚。

在本实用新型的一实施例中，所述控制芯片设有复用引脚和VSS引脚(即公共接地端电压引脚)，所述复用引脚作为电压反馈引脚FB和电流检测引脚CS的复用引脚，所述VSS引脚连接控制芯片的公共端GND。所述控制芯片能在控制芯片处于第一状态下通过所述复用引脚获取电流采样信号；所述控制芯片能在控制芯片处于第二状态下通过所述复用引脚获取电压反馈信号。相比于现有技术，本实用新型的控制芯片适用于电源系统输出功率的范围较大，且对控制芯片内用于过流保护的比较器输入电压范围的要求较低。即本实用新型中，不同大小的输出功率，都可采用同一比较器。而现有技术需要根据不同的输出功率来设计对应的比较器。

在本实用新型的一实施例中，电压反馈信号用于表征输出电压，电流采样信号用于表征一晶体管导通状态下的导通电流。在所述第一状态下，所述公共接地端电压引脚处的第一电压跟随所述晶体管的源极电压变化；在所述第二状态下，所述公共接地端电压引脚处的第一电压保持稳定。示例性的，导通电流可以是流过晶体管的电流，可以是流过与晶体管漏极耦接器件的电流，也可以是流过与晶体管源极耦接器件的电流。其中，第一状态为晶体管导通状态，第二状态为晶体管关断状态。在第一状态下，公共接地端电压引脚处的第一电压跟随所述晶体管的源极电压变化，当晶体管中流过的电流逐渐增大后，由于晶体管的源极端耦接采样电阻，源极电压也跟着逐渐升高，因此第一电压也根据导通电流的变化而变化，第一电压可反映导通电流的变化趋势信息。在第二状态下，第一电压保持稳定，第一电压可以是恒定值，也可以在一定范围内小幅变化。

在本实用新型的一实施例中，所述控制芯片中设有脉冲宽度调制电路，脉冲宽度调制电路耦接晶体管，能向晶体管发送控制所述晶体管通断的PWM信号。在脉冲宽度调制信号PWM为高电平时，晶体管导通；控制芯片能通过所述复用引脚获取流过晶体管的电流大小，获取电流采样信号；在脉冲宽度调制信号PWM为低电平时，无电流流过晶体管；控制芯片能通过所述复用引脚获取电压反馈信号。

在本实用新型的一实施例中，所述控制芯片包括门控制输入信号引脚GATE，所述脉冲宽度调制电路耦接所述门控制输入信号引脚GATE。

图3为本实用新型一实施例中控制芯片的电路示意图；请参阅图3，在本实用新型的一实施例中，将电压反馈引脚FB和电流检测引脚CS复用，VSS引脚与采样电阻Rcs连接。控制芯片设有脉冲宽度调制电路，脉冲宽度调制电路耦接GATE引脚。脉冲宽度调制电路通过输出PWM信号，以控制晶体管的通断。

在本实用新型的一实施例中，所述晶体管M可以为MOS管，当然，晶体管还可以为除MOS管之外的其他晶体管。

在本实用新型的一实施例中，所述控制芯片包括晶体管，即晶体管内封于所述控制芯片，所述晶体管作为所述控制芯片的一部分。图9为本实用新型一实施例中控制芯片及控制电路的电路示意图；请参阅图9，晶体管M内封于所述控制芯片，所述晶体管M作为所述控制芯片的一部分。晶体管M的漏极耦接控制芯片的Drain引脚，晶体管M的源极耦接控制芯片的公共接地端电压引脚VSS。

在本实用新型的另一实施例中，所述晶体管设置于控制芯片之外。如图3所示，晶体管M设置于控制芯片之外，晶体管M的栅极耦接控制芯片的GATE引脚，晶体管M的源极耦接VSS引脚。

在本实用新型的一实施例中，所述公共接地端电压引脚VSS连接采样电阻Rcs。所述复用引脚连接第一分压电阻R1和第二分压电阻R2之间的连接节点。

在本实用新型的一实施例中，所述采样电阻Rcs内封或集成在控制芯片上，提供恒定的CS电流限流；在本实用新型的另一实施例中，所述采样电阻Rcs设置于所述控制芯片之外。

在本实用新型的一实施例中，所述控制芯片设有电源电压引脚VCC及补偿引脚COMP；所述电源电压引脚VCC耦接第一电容C1，补偿引脚COMP耦接第二电容C2。

图4为本实用新型一实施例中控制芯片的电路信号时序图；请参阅图4，在本实用新型的一实施例中，当脉冲宽度调制信号PWM信号为高电平(on状态)时，此时晶体管导通，控制芯片处于第一状态下，通过复用引脚获取电流采样信号。当脉冲宽度调制信号PWM信号为低电平(off状态)时，无电流流过晶体管和电阻Rcs，控制芯片处于第二状态下，通过复用引脚获取电压反馈信号。

图8为本实用新型一实施例中控制芯片的电路信号时序图，图8揭示了在脉冲宽度调制信号PWM信号Gate的切换过程中，V_FB/CS信号、FB信号、CS信号、CS+0.5V信号的时序图；请参阅图8，在本实用新型的一实施例中，当脉冲宽度调制信号PWM信号为高电平(on状态)时，此时晶体管导通，控制芯片处于第一状态下，通过复用引脚获取电流采样信号。此时公共接地端电压VSS＝Imos*Rcs，因此控制芯片的公共接地端电压抬升，此时所述复用引脚获取电压反馈对应的电压为FB_sense-Imos*Rcs，在Gate on状态阶段，所体现的VFB/CS线呈下降趋势；其中，Imos为流经晶体管的电流大小，Rcs为采样电阻Rcs的电阻值。当脉冲宽度调制信号PWM信号为低电平(off状态)时，无电流流过晶体管和电阻Rcs，控制芯片处于第二状态下，通过复用引脚获取电压反馈信号。此时公共接地端电压VSS＝0，所述复用引脚获取电压反馈对应的电压为FB_sense。为防止干扰，Gate off后屏蔽采样电压反馈信号。控制芯片的过流保护OCP实现是通过CS叠加OCP电压后和FB进行比较实现的。当Vocp＝0.5V时，当监测到电压满足条件时，触发OCP保护。

由此可见，在PWM信号为高电平时，控制芯片可通过FB/CS引脚(复用引脚)获知流过晶体管的电流大小(获取电流采样信号)；在PWM信号为低电平时，控制芯片可通过FB/CS引脚获知电压反馈信号。通过FB/CS引脚复用，可实时获知电压反馈信号和电流采样信号，简化了控制芯片中的引脚排布。

在本实用新型的一实施例中，可以检测复用引脚FB/CS在on时刻下掉的电压差(ΔV)检测CS电流，也可以检测on时刻下掉点的最小电压(Vmin)检测CS电流。

在本实用新型的一实施例中，波形可以在on时刻开始检测，也可以延迟一定时间(比如0.5us或者其它时间)后开始检测。

本实用新型揭示一种控制电路，所述控制电路包括上述的控制芯片。

在本实用新型的一实施例中，所述控制电路包括控制芯片、晶体管、采样电阻；所述控制芯片分别耦接晶体管、采样电阻。所述控制芯片设有复用引脚和VSS引脚，所述复用引脚作为电压反馈引脚FB和电流检测引脚CS的复用引脚，所述VSS引脚连接控制芯片的公共端GND。所述控制芯片的门控制输入信号引脚GATE连接晶体管；所述晶体管的源极耦接所述采样电阻的第一端，所述VSS引脚耦接采样电阻的第一端。在晶体管导通的状态下，控制芯片能通过所述复用引脚获取流过所述晶体管的电流大小；在晶体管断开的状态下，无电流流过晶体管，控制芯片能通过复用引脚获取电压反馈信号。

在本实用新型的一实施例中，可参阅图3，图3揭示了本实用新型一实施例中控制电路的电路示意图，所述控制电路还包括MOS管M(当然也可以为其他晶体管)、采样电阻Rcs，所述MOS管的源极连接所述采样电阻Rcs的第一端，所述采样电阻Rcs的第二端接地，所述VSS引脚连接采样电阻Rcs的第一端；所述控制芯片的门控制输入信号引脚GATE连接MOS管M的栅极；所述控制芯片通过脉冲宽度调制电路输出PWM信号，以控制所述MOS管的通断；可结合图3。

在本实用新型的一实施例中，所述晶体管设置于控制芯片之外。如图3所示，晶体管M设置于控制芯片之外，晶体管M的栅极耦接控制芯片的GATE引脚，晶体管M的源极耦接VSS引脚。

在本实用新型的另一实施例中，所述晶体管作为所述控制芯片的一部分，即所述控制芯片包括所述晶体管，晶体管内封于所述控制芯片。在本实用新型的一实施例中，所述控制芯片具有漏端引脚，控制芯片的漏端引脚与晶体管的漏极耦接，所述控制芯片的门控制输入信号端连接晶体管，所述晶体管的源极耦接所述公共接地端电压引脚。图9为本实用新型一实施例中控制芯片及控制电路的电路示意图；请参阅图9，晶体管M内封于所述控制芯片，所述晶体管M作为所述控制芯片的一部分。晶体管M的漏极耦接控制芯片的漏端引脚Drain，晶体管M的源极耦接控制芯片的公共接地端电压引脚VSS。

在本实用新型的一实施例中，在脉冲宽度调制信号PWM为高电平时，MOS管导通；控制芯片能通过复用引脚获取流过MOS管的电流大小；在脉冲宽度调制信号PWM为低电平时，无电流流过MOS管；控制芯片能通过复用引脚获取电压反馈信号。

在本实用新型的一实施例中，所述控制电路还包括第一分压电阻R1、第二分压电阻R2，第一分压电阻R1的第二端连接第二分压电阻R2的第一端，第二分压电阻R2的第二端接地；所述复用引脚连接第一分压电阻R1和第二分压电阻R2之间的连接节点；可结合图3。

本实用新型揭示一种电源电路，所述电源电路包括上述的控制电路。

在本实用新型的一实施例中，所述电源电路还包括第一电容C1及第二电容C2；所述控制芯片设有电源电压引脚VCC及补偿引脚COMP；所述电源电压引脚VCC耦接第一电容C1，补偿引脚COMP耦接第二电容C2。

在本实用新型的一实施例中，所述电源电路还包括电感L、二极管D、第三电容C3、第三电阻R3；所述电感L的第一端耦接输入电压Vin，电感L的第二端分别耦接二极管D的正极、晶体管的漏极；所述二极管D的负极分别连接输出电压Vout、第三电容C3的第一端、第三电阻R3的第一端；第三电容C3的第二端接地，第三电阻R3的第二端接地。

图5为本实用新型一实施例中控制芯片及控制电路在电源电路(boost升压电源电路)中应用的电路示意图；请参阅图5，在本实用新型的一实施例中，升压电源电路中，FB/CS引脚复用，FB/CS引脚连接第一分压电阻R1和第二分压电阻R2之间的连接节点。公共接地端电压引脚VSS连接采样电阻Rcs。VCC引脚和COMP引脚分别耦接第一电容C1和第二电容C2。通过FB/CS引脚复用，仍可实时获知boost升压电源电路中的电压反馈信号和电流采样信号，从而简化控制芯片电路中的引脚排布。COMP引脚的作用是：内部误差放大器的输出点，外接电容稳定电压，以及调节环路稳定性。

图6为本实用新型一实施例中控制芯片及控制电路在Buck电路中应用的电路示意图；请参阅图6，在本实用新型的一实施例中，Buck电路中，控制芯片的FB/CS引脚复用，FB/CS引脚连接第一分压电阻R1和第二分压电阻R2之间的连接节点。公共接地端电压引脚VSS连接采样电阻Rcs。VCC引脚和COMP引脚分别耦接第一电容C1和第二电容C2。通过FB/CS引脚复用，仍可实时获知Buck电路中的电压反馈信号和电流采样信号，从而简化控制芯片电路中的引脚排布。

图7为本实用新型一实施例中控制芯片及控制电路在反激电路中应用的电路示意图；请参阅图7，在本实用新型的一实施例中，反激电路中，控制芯片的FB/CS引脚复用，FB/CS引脚连接第一分压电阻R1和第二分压电阻R2之间的连接节点。公共接地端电压引脚VSS连接采样电阻Rcs。VCC引脚和COMP引脚分别耦接第一电容C1和第二电容C2。通过FB/CS引脚复用，仍可实时获知反激电路中的电压反馈信号和电流采样信号，从而简化控制芯片电路中的引脚排布。

本实用新型揭示一种控制方法，所述控制方法包括：在控制芯片处于第一状态下通过复用引脚获取电流采样信号；在控制芯片处于第二状态下通过复用引脚获取电压反馈信号；所述复用引脚作为电压反馈引脚FB和电流检测引脚CS的复用引脚。

在本实用新型的一实施例中，脉冲宽度调制电路通过输出PWM信号，控制晶体管的通断；在脉冲宽度调制信号PWM为高电平时，晶体管导通，控制芯片处于第一状态下；通过复用引脚获取流过晶体管的电流大小(获取电流采样信号)。在脉冲宽度调制信号PWM为低电平时，无电流流过晶体管，控制芯片处于第二状态下；通过复用引脚获取电压反馈信号。

在本实用新型的一实施例中，所述控制方法还包括：当脉冲宽度调制信号PWM信号为低电平时，无电流流过晶体管和采样电阻Rcs；此时公共接地端电压VSS＝0，所述复用引脚获取电压反馈对应的电压为FB_sense。

当脉冲宽度调制信号PWM信号为高电平时，晶体管导通；公共接地端电压VSS＝Imos*Rcs，所述复用引脚处的电压为FB_sense-Imos*Rcs，由此可获得流过晶体管的电流大小；其中，Imos为流经晶体管的电流大小，Rcs为采样电阻Rcs的电阻值。

综上所述，本实用新型提出的控制芯片、控制电路及电源电路，通过将FB和CS引脚复用的形式，可简化控制芯片电路中的引脚排布，有效降低控制芯片电路的封装成本，系统成本也随之降低。本实用新型分时复用FB完成最大电流检测，无需额外的CS引脚。通过调节VSS对地电阻可以自由设置最大电流检测值。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

这里本实用新型的描述和应用是说明性的，并非想将本实用新型的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本实用新型的精神或本质特征的情况下，本实用新型可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本实用新型范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims

1.一种控制电路，其特征在于：所述控制电路包括控制芯片、采样电阻；所述控制芯片耦接采样电阻；所述控制电路还包括晶体管；

2.根据权利要求1所述的控制电路，其特征在于：

所述控制电路还包括第一分压电阻R1、第二分压电阻R2，第一分压电阻R1的第二端连接第二分压电阻R2的第一端，第二分压电阻R2的第二端接地；所述复用引脚连接第一分压电阻R1和第二分压电阻R2之间的连接节点。

3.根据权利要求1所述的控制电路，其特征在于：

所述控制芯片包括脉冲宽度调制电路，脉冲宽度调制电路耦接晶体管，能向晶体管发送控制所述晶体管通断的脉冲宽度调制信号。

4.一种电源电路，其特征在于：所述电源电路包括权利要求1至3任一所述的控制电路。

5.根据权利要求4所述的电源电路，其特征在于：

所述电源电路还包括第一电容C1及第二电容C2；所述控制芯片设有电源电压引脚及补偿引脚；电源电压引脚耦接第一电容C1，补偿引脚耦接第二电容C2。

6.根据权利要求4所述的电源电路，其特征在于：

所述电源电路还包括电感L、二极管D、第三电容C3、第三电阻R3；

7.一种控制芯片，其特征在于，所述控制芯片设有复用引脚和公共接地端电压引脚，所述复用引脚作为电压反馈引脚和电流检测引脚的复用引脚，所述公共接地端电压引脚连接芯片的公共端；

8.根据权利要求7所述的控制芯片，其特征在于：

所述控制芯片中设有脉冲宽度调制电路，脉冲宽度调制电路耦接一晶体管，能向晶体管发送控制所述晶体管通断的脉冲宽度调制信号；

9.根据权利要求8所述的控制芯片，其特征在于：

所述晶体管内封于所述控制芯片，即所述晶体管作为所述控制芯片的一部分；或者，

所述晶体管设置于所述控制芯片之外。

10.根据权利要求9所述的控制芯片，其特征在于：

所述复用引脚连接采样电阻Rcs；所述采样电阻Rcs内封或集成在控制芯片上，或者，所述采样电阻Rcs设置于所述控制芯片之外。