CN210518985U - Pcb封装 - Google Patents

Pcb封装 Download PDF

Info

Publication number
CN210518985U
CN210518985U CN201920885704.XU CN201920885704U CN210518985U CN 210518985 U CN210518985 U CN 210518985U CN 201920885704 U CN201920885704 U CN 201920885704U CN 210518985 U CN210518985 U CN 210518985U
Authority
CN
China
Prior art keywords
hole
pad
circuit board
welding
pcb package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920885704.XU
Other languages
English (en)
Inventor
周小勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Dahua Technology Co Ltd
Original Assignee
Zhejiang Dahua Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Dahua Technology Co Ltd filed Critical Zhejiang Dahua Technology Co Ltd
Priority to CN201920885704.XU priority Critical patent/CN210518985U/zh
Application granted granted Critical
Publication of CN210518985U publication Critical patent/CN210518985U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本申请涉及一种PCB封装,用于对芯片进行固定及电连接。PCB封装包括:电路板、通孔焊盘及非通孔焊盘。电路板具有通孔,且包括相背设置的顶面及底面。通孔焊盘包括焊接部、测试部及连接部。焊接部设置于顶面。测试部设置于底面。连接部设置于通孔内并连接焊接部以及测试部。通孔焊盘具有贯穿焊接部、测试部及连接部的内孔。非通孔焊盘设置在电路板的顶面,且与通孔焊盘间隔设置。芯片底部的散热焊盘设置在非通孔焊盘背向顶面一侧,且与通孔焊盘及非通孔焊盘导热及电连接。本申请的PCB封装能够方便快速地检测出芯片的散热焊盘与电路板之间是否发生虚焊。

Description

PCB封装
技术领域
本实用新型涉及印刷电路板(Printed Circuit Board,PCB)领域,特别是涉及一种PCB封装。
背景技术
现在的电路板上一般焊接有散热焊盘,用于设置在芯片的底部,以实现芯片的散热或芯片与电路板之间的电连接。但是在生产过程中,由于电路板焊接后可能会发生形变或者来料公差,容易造成散热焊盘与电路板之间发生虚焊,从而引起芯片散热不良或者不工作。现在通常采用X光分析或者拆卸芯片才能判断是否发生虚焊,比较麻烦且效率低。
实用新型内容
基于此,有必要针对上述问题,提供一种PCB封装,能够快速方便地检测出芯片的散热焊盘与电路板之间是否发生虚焊。
本申请实施例提供一种PCB封装,用于对芯片进行固定及电连接。PCB封装包括:电路板、通孔焊盘及非通孔焊盘。电路板具有通孔,且包括相背设置的顶面及底面。通孔焊盘包括焊接部、测试部及连接部。焊接部设置于顶面,测试部设置于底面,连接部设置于通孔内并连接焊接部以及测试部。通孔焊盘具有贯穿焊接部、测试部及连接部的内孔。非通孔焊盘设置在电路板的顶面,且与通孔焊盘间隔设置。芯片底部的散热焊盘设置在非通孔焊盘背向顶面一侧,且与通孔焊盘及非通孔焊盘导热及电连接。
与现有技术相比较,本申请实施例提供的PCB封装,通过检测通孔焊盘的测试部,即可方便快速地检测出芯片的散热焊盘与电路板之间是否发生虚焊,效率高。
在其中一个实施例中,通孔焊盘的测试部与主控芯片的输入/输出端口电连接,所述非通孔焊盘接地,使得通过主控芯片检测通孔焊盘的测试部的电平即可判断散热焊盘与电路板之间是否虚焊。
在其中一个实施例中,测试部与所述电路板的接地点分别用于连接万用电表的两端,使得通过万用电表测量测试部与接地点之间的阻抗即可判断散热焊盘与电路板之间是否虚焊。
在其中一个实施例中,连接部的形状与通孔的形状相匹配,以使连接部的外壁与通孔的内壁相贴合,从而有效提高PCB封装的稳定性。
在其中一个实施例中,通孔焊盘的面积与非通孔焊盘的面积相等,从而便于加工。
在其中一个实施例中,非通孔焊盘的数量为多个,通孔焊盘与非通孔焊盘排列成矩阵状,从而便于加工。
在其中一个实施例中,非通孔焊盘的数量为多个,多个非通孔焊盘围绕通孔焊盘设置,以降低通孔焊盘的数量,从而降低生产成本。
在其中一个实施例中,通孔焊盘及非通孔焊盘的数量均为多个;多个非通孔焊盘分别位于相邻两个通孔焊盘之间,使得通孔焊盘及非通孔焊盘均匀分布。
在其中一个实施例中,焊接部及测试部均为环形,从而便于加工。
在其中一个实施例中,焊接部及/或测试部具有缺口,从而降低生产成本。
附图说明
图1为一个实施例提供的PCB封装及散热焊盘的剖视图;
图2为图1的PCB封装的电路连接关系示意图;
图3为另一个实施例提供的PCB封装的电路连接关系示意图;
图4为图1的PCB封装的俯视图。
图5为另一个实施例提供的PCB封装的俯视图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
如图1所示,本实用新型提供的一种PCB封装100,包含但不限于方型扁平式封装技术(Plastic Quad Flat Package,QFP)、方形扁平无引脚封装(Quad Flat No-leadPackage,QFN)类型的PCB封装,用于对芯片进行固定及电连接。
PCB封装100包括电路板10、通孔焊盘20及非通孔焊盘30。
电路板10具有通孔101,且包括相背设置的顶面11及底面12。
通孔焊盘20包括焊接部21、测试部22及连接部23。焊接部21设置在电路板10的顶面11。测试部22设置在电路板10的底面12,并曝露于PCB封装100外。连接部23设置于通孔101内并连接焊接部21以及测试部22。通孔焊盘20具有内孔210。内孔210贯穿焊接部21、测试部22及连接部23。
非通孔焊盘30接地,设置在电路板10的顶面11,且与通孔焊盘20间隔设置。
散热焊盘200设置在非通孔焊盘30背向顶面11一侧,且与通孔焊盘20及非通孔焊盘30导热及电连接。
进一步的,散热焊盘200还用于与芯片(图未示)导热及电连接,用于实现芯片的散热或芯片与电路板10之间的电连接。
进一步的,在本实施例中,散热焊盘200为一个覆盖所有的通孔焊盘20及非通孔焊盘30的整体。当然,在其他实施例中,散热焊盘200也可被分成多个独立的部分,分别与多个通孔焊盘20及多个非通孔焊盘30一一对应设置。
进一步的,在本实施例中,连接部23的形状与通孔101的形状相匹配,使得连接部23的外壁与通孔101的内壁相贴合,从而有效提高PCB封装100的稳定性。在本实施例中,焊接部21及测试部22均为环形,从而便于加工。当然,在其他实施例中,焊接部21及/或测试部22也可具有缺口,从而降低生产成本。
进一步的,在本实施例中,散热焊盘200通过焊锡40与通孔焊盘20及非通孔焊盘30导热及电连接,且通过回流焊的方法实现,能有效提高通孔焊盘20及非通孔焊盘30的散热效率。若焊接良好,则通孔焊盘20通过散热焊盘200与非通孔焊盘30电连接。若存在虚焊,则通孔焊盘20与非通孔焊盘30断开。
当需要检测散热焊盘200与电路板10之间是否虚焊时,使用万用表测量通孔焊盘20的测试部22与电路板10中任一接地点之间的阻抗。若阻抗为零欧姆,则表示通孔焊盘20接地,散热焊盘200与电路板10之间焊接良好。若阻抗为无穷大,则表示通孔焊盘20不接地,散热焊盘200与电路板10之间存在虚焊。如图2所示,若将非通孔焊盘30接地,则非通孔焊盘30也为电路板10的接地点,此时将万用电表的两端分别与通孔焊盘20的测试部22及非通孔焊盘30电连接之间即可。
如图3所示,在其他实施例中,也可将非通孔焊盘30接地,通孔焊盘20的测试部22与主控芯片的输入/输出(Input/Output,I/O)端口电连接,通过主控芯片检测通孔焊盘20的测试部22的电平,即可判断散热焊盘200与电路板10之间是否虚焊。
如图4所示,在本实施例,每个通孔焊盘20的面积与每个非通孔焊盘30的面积相等,且通孔焊盘20与非通孔焊盘30排列成矩阵状,从而便于加工;通孔焊盘20的数量为一个,非通孔焊盘30的数量为八个,且围绕在通孔焊盘20周围设置,以降低通孔焊盘20的数量,从而降低生产成本。
当然,通孔焊盘20及非通孔焊盘30的大小、数量及位置并不局限于本实施例,可按散热焊盘200尺寸作出调整。如图5所示,通孔焊盘20的数量为五个,且分别位于四个顶角及中心的位置;非通孔焊盘30的数量为四个,分别位于相邻两个通孔焊盘20之间,使得通孔焊盘20及非通孔焊盘30均匀分布。
与现有技术相比较,本申请的PCB封装,包含但不限于QFP、QFN类型的PCB封装,通过检测通孔焊盘的测试部,即可方便快速地检测出散热焊盘与电路板之间是否发生虚焊,效率高,而且能够实现手动或自动化检测。进一步的,仅需在一块电路板上开通孔,焊接精度高;同时通过改变通孔的大小可实现手工或自动化焊接,适用性广泛。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种PCB封装,用于对芯片进行固定及电连接,其特征在于,所述PCB封装包括电路板、通孔焊盘及非通孔焊盘;
所述电路板具有通孔,且包括相背设置的顶面及底面;
所述通孔焊盘包括焊接部、测试部及连接部;所述焊接部设置于所述顶面,所述测试部设置于所述底面,所述连接部设置于所述通孔内并连接所述焊接部以及所述测试部;所述通孔焊盘具有内孔,所述内孔贯穿所述焊接部、所述测试部及所述连接部;
所述非通孔焊盘设置在所述电路板的顶面,且与所述通孔焊盘间隔设置;
所述芯片底部的散热焊盘设置在所述非通孔焊盘背向所述顶面一侧,且与所述通孔焊盘及所述非通孔焊盘导热及电连接。
2.根据权利要求1所述的PCB封装,其特征在于,所述通孔焊盘与主控芯片的输入/输出端口电连接,所述非通孔焊盘接地。
3.根据权利要求1所述的PCB封装,其特征在于,所述测试部与所述电路板的接地点分别用于连接万用电表的两端。
4.根据权利要求1所述的PCB封装,其特征在于,所述连接部的形状与所述通孔的形状相匹配,以使所述连接部的外壁与所述通孔的内壁相贴合。
5.根据权利要求1所述的PCB封装,其特征在于,所述通孔焊盘的面积与所述非通孔焊盘的面积相等。
6.根据权利要求1所述的PCB封装,其特征在于,所述非通孔焊盘的数量为多个,所述通孔焊盘与所述非通孔焊盘排列成矩阵状。
7.根据权利要求1所述的PCB封装,其特征在于,所述非通孔焊盘的数量为多个,所述多个非通孔焊盘围绕所述通孔焊盘设置。
8.根据权利要求1所述的PCB封装,其特征在于,所述通孔焊盘及所述非通孔焊盘的数量均为多个;所述多个非通孔焊盘分别位于相邻两个通孔焊盘之间。
9.根据权利要求1所述的PCB封装,其特征在于,所述焊接部及所述测试部均为环形。
10.根据权利要求1所述的PCB封装,其特征在于,所述焊接部及/或所述测试部具有缺口。
CN201920885704.XU 2019-06-13 2019-06-13 Pcb封装 Active CN210518985U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920885704.XU CN210518985U (zh) 2019-06-13 2019-06-13 Pcb封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920885704.XU CN210518985U (zh) 2019-06-13 2019-06-13 Pcb封装

Publications (1)

Publication Number Publication Date
CN210518985U true CN210518985U (zh) 2020-05-12

Family

ID=70578362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920885704.XU Active CN210518985U (zh) 2019-06-13 2019-06-13 Pcb封装

Country Status (1)

Country Link
CN (1) CN210518985U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113671351A (zh) * 2021-08-24 2021-11-19 苏州乐芯科技有限公司 芯片测试基板和芯片测试系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113671351A (zh) * 2021-08-24 2021-11-19 苏州乐芯科技有限公司 芯片测试基板和芯片测试系统

Similar Documents

Publication Publication Date Title
EP0074816B1 (en) High terminal count integrated circuit device package
US5751063A (en) Multi-chip module
JP5424160B2 (ja) 接続検査技術
US6127833A (en) Test carrier for attaching a semiconductor device
KR101388328B1 (ko) 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US9698132B1 (en) Chip package stack up for heat dissipation
TW201434358A (zh) 具散熱功能之印刷電路板結構
US11089671B2 (en) Integrated circuit / printed circuit board assembly and method of manufacture
US20120306064A1 (en) Chip package
CN210518985U (zh) Pcb封装
CN114783981A (zh) 转接板及封装测试系统
US20140321062A1 (en) Heat sink
US11296006B2 (en) Circuit board and packaged chip
US7310224B2 (en) Electronic apparatus with thermal module
KR100598652B1 (ko) 반도체장치
KR20180023488A (ko) 반도체 패키지 및 반도체 패키지 제조방법
CN215420936U (zh) 一种可避免散热孔单面塞孔的表贴散热焊盘结构
CN210575912U (zh) 电路板及电子设备
CN214154942U (zh) 电路板组件
CN212910196U (zh) 一种电路板及电子设备
CN111341740A (zh) 一种新型电源管理芯片封装系统
CN217766711U (zh) 一种多功能光电芯片试验板
CN111213234A (zh) 半导体组装件
JP2020004858A (ja) プリント配線基板、及び、プリント回路基板
CN220710307U (zh) 芯片结构和固态硬盘

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant