CN210431419U

CN210431419U - 一种安检信号收发组件

Info

Publication number: CN210431419U
Application number: CN201922338936.6U
Authority: CN
Inventors: 张华彬; 胡罗林; 何华平; 苏平; 鲜亮; 龙再念
Original assignee: Chengdu Phase Lock Electronic Technology Co Ltd
Current assignee: Chengdu Phase Lock Electronic Technology Co Ltd
Priority date: 2019-12-23
Filing date: 2019-12-23
Publication date: 2020-04-28
Anticipated expiration: 2029-12-23

Abstract

本申请提供一种安检信号收发组件，包括时钟模块；与时钟模块连接的第一本振模块；与时钟模块连接的第二本振模块；与第二本振模块连接的DDS扫频模块：与第一本振模块和DDS扫频模块连接的第一混频模块；与第一混频模块连接的八倍频发射模块；与八倍频发射模块连接的二倍频发射模块；与第二本振模块和DDS扫频模块连接的第二混频模块；与第二混频模块连接的八倍频接收模块；与八倍频接收模块连接的高本振去斜接收模块；与第一本振模块和第二本振模块连接的第三混频模块；与第三混频模块连接的十六倍频模块；与高本振去斜接收模块连接的MGC模块；与十六倍频模块和MGC模块连接的IQ混频模块。

Description

一种安检信号收发组件

技术领域

本申请涉及安检装置技术领域，具体而言，涉及一种安检信号收发组件。

背景技术

安检系统中经常会用到安检信号收发装置，但是现有的安检信号收发装置在对信号进行收发的过程中往往会增加末级输出滤波杂散抑制的压力，所以很有必要提供一种方案以降低末级输出滤波杂散抑制的压力。

实用新型内容

本申请的目的在于提供一种安检信号收发组件，用以实现保证后级倍频电路对输入信号的要求，同时降低末级输出滤波杂散抑制的压力的技术效果。

本申请实施例提供了一种安检信号收发组件，包括时钟模块；与所述时钟模块连接的第一本振模块；与所述时钟模块连接的第二本振模块；与所述第二本振模块连接的DDS扫频模块：与所述第一本振模块和所述DDS扫频模块连接的第一混频模块；与所述第一混频模块连接的八倍频发射模块；与所述八倍频发射模块连接的二倍频发射模块；与所述第二本振模块和所述DDS扫频模块连接的第二混频模块；与所述第二混频模块连接的八倍频接收模块；与所述八倍频接收模块连接的高本振去斜接收模块；与所述第一本振模块和所述第二本振模块连接的第三混频模块；与所述第三混频模块连接的十六倍频模块；与所述高本振去斜接收模块连接的MGC模块；与所述十六倍频模块和所述MGC模块连接的IQ混频模块。

进一步地，所述第一本振模块包括第一锁相环；与所述第一锁相环连接的第一低通滤波放大电路和第二低通滤波放大电路；所述第二本振模块包括第二锁相环；与所述第二锁相环连接的第三低通滤波放大电路；所述第三混频模块包括隔离器；与所述隔离器连接的第一双平衡混频器；与所述第一双平衡混频器连接的低通滤波器；所述第一低通滤波放大电路与所述第一混频模块连接；所述第二低通滤波放大电路与所述第一双平衡混频器的驱动信号端连接；所述第三低通滤波放大电路与所述第二混频模块连接；所述第二锁相环与所述隔离器连接；所述隔离器额输出端与所述第一双平衡混频器的射频信号输入端连接。

进一步地，所述DDS扫频模块包括DDS模块；与所述DDS模块连接第一带通滤波器；与所述第一带通滤波器连接的二倍频器；与所述二倍频器连接的第二带通滤波器；与所述第二带通滤波器连接的二功分器；所述二功分器的输出端分别经过一一对应的低通滤波器与所述第一混频模块和所述第二混频模块连接。

进一步地，所述八倍频发射模块和所述八倍频接收模块均包括依次连接的3个二倍频器；相邻两个二倍频器之间均设有带通滤波器。

进一步地，所述二倍频发射模块包括与所述八倍频发射模块连接的二倍频器；与所述二倍频器连接的放大器；所述二倍频器和所述放大器处理后的信号均通过带通滤波器进行处理后发送给对应的模块。

进一步地，所述高本振去斜接收模块包括与所述八倍频接收模块连接的二倍频器；与所述二倍频器连接的混频器；与所述接收端连接的放大器；所述放大器与所述混频器连接。

进一步地，所述十六倍频模块包括依次连接的两个二倍频器、一个4倍频器和一个放大器；两个二倍频器之间设有带通滤波器；与4倍频器连接的二倍频器和4倍频器之间设有带通滤波器；4倍频器与放大器之间也设有带通滤波器。

进一步地，所述IQ混频模块包括与所述十六倍频模块和所述MGC模块连接的第二双平衡混频器；与所述第二双平衡混频器的两个输出端连接的放大器。

进一步地，所述MGC模块包括：与所述高本振去斜接收模块连接的放大器；与该放大器连接的衰减器。

本申请能够实现的有益效果是：在发射信号时，通过设置的时钟模块、DDS模块、第一本振模块、第一混频模块、八倍频发射模块和二倍频发射模块，在充分满足输出信号功率的同时可以对信号的谐波较好地进行抑制。在接收信号时，通过设置的时钟模块、DDS模块、第二本振模块、第二混频模块、八倍频接收模块、高本振去斜接收模块、第三混频模块、十六倍频模块、MGC模块和IQ混频模块，可以降低末级输出滤波杂散抑制的压力，为后级数字模块提供更为稳定的IQ中频信号。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种安检信号收发组件拓扑结构示意图。

图标：10-安检信号收发组件；100-时钟模块；200-第一本振模块；210-第一混频模块；220-八倍频发射模块；230-二倍频发射模块；300-第二本振模块；310-第二混频模块；320-八倍频接收模块；330-高本振去斜接收模块；340-MGC模块；400-DDS扫频模块；500-第三混频模块；510-十六倍频模块；600-IQ混频模块。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参看图1，图1为本申请实施例提供的一种安检信号收发组件拓扑结构示意图。

本申请实施例提供的安检信号收发组件10包括：时钟模块100；与时钟模块100连接的第一本振模块200；与时钟模块100连接的第二本振模块300；与第二本振模块300连接的DDS扫频模块400：与第一本振模块200和DDS扫频模块400连接的第一混频模块210；与第一混频模块210连接的八倍频发射模块220；与八倍频发射模块220连接的二倍频发射模块230；与第二本振模块300和DDS扫频模块400连接的第二混频模块310；与第二混频模块310连接的八倍频接收模块320；与八倍频接收模块320连接的高本振去斜接收模块330；与第一本振模块200和第二本振模块300连接的第三混频模块500；与第三混频模块500连接的十六倍频模块510；与高本振去斜接收模块330连接的MGC模块340；与十六倍频模块510和MGC模块340连接的IQ混频模块600。

时钟模块100包括提供100MHz高稳恒温晶振以及与该100MHz高稳恒温晶振连接的四路功分器；时钟模块100以100MHz高稳恒温晶振作为基准，通过放大公分后输出，能够提供输出信号稳定度高、杂散相噪性能优异的时钟信号。

DDS扫频模块400包括DDS模块，与DDS模块连接的带通滤波器；与该带通滤波器连接的二倍频器；与该二倍频器连接的带通滤波器；与带通滤波器连接的二功分器。DDS模块通过直接数字合成频率综合器产生基准扫频源，经过输出杂散抑制后二倍频处理，对二倍频输出谐波滤波处理，保证输出频谱纯净，最后通过二功分器功分两路输出。同时通过通讯设置频率控制、扫描斜率等方式可快速设置DDS模块扫描方式、以及频率和点数。

第一本振模块200包括锁相环(Phase Locked Loop，PLL)，与该锁相环连接的第一低通滤波放大电路；与该锁相环连接的第二低通滤波放大电路。第二本振模块300包括PLL，与该PLL连接的第三低通滤波放大电路。第一混频模块210包括双平衡混频器；与该双平衡混频器的RF接口连接的带通滤波器；与该双平衡混频器的IF接口连接的低通滤波器，该低通滤波器与DDS扫频模块400中的二功分器连接；该双平衡混频器的的LO接口与第一本振模块200的第一低通滤波放大电路连接。第二混频模块310包括双平衡混频器；与该双平衡混频器的RF接口连接的带通滤波器；与该双平衡混频器的IF接口连接的低通滤波器；该低通滤波器与DDS扫频模块400中的二功分器连接；该双平衡混频器的的LO接口与第二本振模块300的第三低通滤波放大电路连接。第三混频模块500包括：与第二本振模块300的PLL连接的隔离器，与该隔离器连接的双平衡混频器；与该双平衡混频器的IF接口连接的低通滤波器；该双平衡混频器的RF接口与隔离器的输出端连接；该双平衡混频器的LO接口与第二低通滤波放大电路连接。

第一本振模块200采用锁相环+VCO实现，锁相环工作在整数分频模式，Pfd＝100MHz，有源环路带宽设置为100kHz，N分频器设置为36。第二本振模块300采用锁相环+VCO实现，锁相环工作在整数分频模式，Pfd＝100MHz，有源环路带宽设置为100kHz，N分频器设置为37。锁相环具有窄带跟踪滤波的特性，输出信号能够满足杂散、相位噪声指标要求。锁相环输出点频功分两路，分别放大滤波，增强熟路输出之间的隔离度，同时满足输出信号功率及谐波抑制要求。

第一混频模块210通过双平衡混频器实现第一本振模块200的输出频率与DDS扫频模块400的输出频率的混频，实现DDS输出频率搬移的功能，满足输出信号杂散及谐波抑制要求。第二混频模块310通过双平衡混频器实现第二本振模块300的输出频率与DDS扫频模块400的输出频率的混频，实现DDS输出频率搬移的功能，满足输出信号杂散及谐波抑制要求。第三混频模块500对第二低通滤波放大电路的输出功率和第二本振模块300的PLL经隔离器进行处理后的输出功率进行混频处理。隔离器保证了PLL输出功率的驻波性能，混频输入信号远高于输出中频信号，低阶交互调杂散信号远离中频信号，杂散抑制通过输出中频滤波器易于实现。

八倍频发射模块220和八倍频接收模块320均包括3个依次连接的二倍频器，每个二倍频器对输入信号进行二倍频处理后，经过带通滤波器再传输给下一个二倍频器。八倍频发射模块220和八倍频接收模块320对输入的调频信号进行三次二倍频，实现八倍频的目的，每次倍频后对信号进行放大滤波，充分保证后级倍频电路对输入信号的要求，逐级滤波降低了末级输出滤波杂散抑制的压力。

二倍频发射模块230包括与八倍频发射模块220的输出端连接的二倍频器，与该二倍频器连接的带通滤波器，与该带通滤波器连接的功率放大器，与该功率放大器连接的带通滤波器；功率放大器之后的带通滤波器与发射端连接。二倍频发射模块230通过对输入调频信号进行二倍频，输出进行高次谐波及基波抑制，提高进入末级功率放大器信号频谱纯度，提高末级放大器效率，末级放大器输出级联谐波抑制滤波器，再次保证输出谐波抑制度。

十六倍频模块510包括依次连接的2个二倍频器、一个4倍频器和放大器。各个元件之间均设有带通滤波器，先对进行处理后的输入信号进行滤波处理后再传输给下一个元件。通过十六倍频模块510可以对输入信号进行两次二倍频，一次四倍频，实现16倍频的目的，每次倍频后对信号进行放大滤波，充分保证后级倍频电路对输入功率的要求，逐级滤波降低末级输出滤波杂散抑制的压力。

高本振去斜接收模块330包括二倍频器，该二倍频器与八倍频接收模块320连接；与该二倍频器连接的带通滤波器；与该带通滤波器连接的混频器；与接收端连接的功率放大器，该功率放大器的输出端与混频器连接；混频器的输出端再次连接了一个带通滤波器，然后再与MGC模块340的输入端连接。高本振去斜接收模块330对发射端反射回来的信号进行频谱搬移，第二混频模块310的混频本振信号为发射信号同源DDS输出信号，通过多级倍频和高本振去斜接收模块330的二倍频器输入混频器的输入端，混频器的中频端口输出恒定频率。

MGC模块340包括功率放大器和衰减器；该功率放大器与高本振去斜接收模块330的输出端连接；衰减器与IQ混频模块600的输入端连接。通过MGC模块340能够调节高本振接收单元所输出的信号功率。

IQ混频模块600包括与MGC模块340的输出端和十六倍频模块510的输出端连接的双平衡混频器；该双平衡混频器的LO接口与十六倍频模块510的输出端连接；该双平衡混频器的RF接口与MGC模块340的输出端连接；该双平衡混频器的IF接口连接了I输出端和Q输出端；通过I输出端和Q输出端上对应设置的带通滤波电路进行处理后发送给后端组件。

综上所述，本申请实施例提供一种安检信号收发组件，包括时钟模块；与时钟模块连接的第一本振模块；与时钟模块连接的第二本振模块；与第二本振模块连接的DDS扫频模块：与第一本振模块和DDS扫频模块连接的第一混频模块；与第一混频模块连接的八倍频发射模块；与八倍频发射模块连接的二倍频发射模块；与第二本振模块和DDS扫频模块连接的第二混频模块；与第二混频模块连接的八倍频接收模块；与八倍频接收模块连接的高本振去斜接收模块；与第一本振模块和第二本振模块连接的第三混频模块；与第三混频模块连接的十六倍频模块；与高本振去斜接收模块连接的MGC模块；与十六倍频模块和MGC模块连接的IQ混频模块；在实现对安检信号进行收发的同时，降低了末级输出滤波杂散抑制的压力。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims

1.一种安检信号收发组件，其特征在于，包括：

时钟模块；与所述时钟模块连接的第一本振模块；与所述时钟模块连接的第二本振模块；与所述第二本振模块连接的DDS扫频模块：

与所述第一本振模块和所述DDS扫频模块连接的第一混频模块；与所述第一混频模块连接的八倍频发射模块；与所述八倍频发射模块连接的二倍频发射模块；

与所述第二本振模块和所述DDS扫频模块连接的第二混频模块；与所述第二混频模块连接的八倍频接收模块；与所述八倍频接收模块连接的高本振去斜接收模块；

与所述第一本振模块和所述第二本振模块连接的第三混频模块；与所述第三混频模块连接的十六倍频模块；与所述高本振去斜接收模块连接的MGC模块；与所述十六倍频模块和所述MGC模块连接的IQ混频模块。

2.根据权利要求1所述的安检信号收发组件，其特征在于，所述第一本振模块包括第一锁相环；与所述第一锁相环连接的第一低通滤波放大电路和第二低通滤波放大电路；

所述第二本振模块包括第二锁相环；与所述第二锁相环连接的第三低通滤波放大电路；

所述第三混频模块包括隔离器；与所述隔离器连接的第一双平衡混频器；与所述第一双平衡混频器连接的低通滤波器；

所述第一低通滤波放大电路与所述第一混频模块连接；所述第二低通滤波放大电路与所述第一双平衡混频器的驱动信号端连接；所述第三低通滤波放大电路与所述第二混频模块连接；所述第二锁相环与所述隔离器连接；所述隔离器的输出端与所述第一双平衡混频器的射频信号输入端连接。

3.根据权利要求1所述的安检信号收发组件，其特征在于，所述DDS 扫频模块包括DDS模块；与所述DDS模块连接第一带通滤波器；与所述第一带通滤波器连接的二倍频器；与所述二倍频器连接的第二带通滤波器；与所述第二带通滤波器连接的二功分器；所述二功分器的输出端分别经过一一对应的低通滤波器与所述第一混频模块和所述第二混频模块连接。

4.根据权利要求1所述的安检信号收发组件，其特征在于，所述八倍频发射模块和所述八倍频接收模块均包括依次连接的3个二倍频器；相邻两个二倍频器之间均设有带通滤波器。

5.根据权利要求1所述的安检信号收发组件，其特征在于，所述二倍频发射模块包括与所述八倍频发射模块连接的二倍频器；与所述二倍频器连接的放大器；所述二倍频器和所述放大器处理后的信号均通过带通滤波器进行处理后发送给对应的模块。

6.根据权利要求1所述的安检信号收发组件，其特征在于，所述高本振去斜接收模块包括与所述八倍频接收模块连接的二倍频器；与所述二倍频器连接的混频器；与所述接收端连接的放大器；所述放大器与所述混频器连接。

7.根据权利要求1所述的安检信号收发组件，其特征在于，所述十六倍频模块包括依次连接的两个二倍频器、一个4倍频器和一个放大器；两个二倍频器之间设有带通滤波器；与4倍频器连接的二倍频器和4倍频器之间设有带通滤波器；4倍频器与放大器之间也设有带通滤波器。

8.根据权利要求1所述的安检信号收发组件，其特征在于，所述IQ混频模块包括与所述十六倍频模块和所述MGC模块连接的第二双平衡混频器；与所述第二双平衡混频器的两个输出端连接的放大器。

9.根据权利要求1所述的安检信号收发组件，其特征在于，所述MGC模块包括：与所述高本振去斜接收模块连接的放大器；与该放大器连接的衰减器。