CN210403730U - 显示面板及阵列基板 - Google Patents
显示面板及阵列基板 Download PDFInfo
- Publication number
- CN210403730U CN210403730U CN201921783228.7U CN201921783228U CN210403730U CN 210403730 U CN210403730 U CN 210403730U CN 201921783228 U CN201921783228 U CN 201921783228U CN 210403730 U CN210403730 U CN 210403730U
- Authority
- CN
- China
- Prior art keywords
- array substrate
- region
- metal layer
- line
- overlapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 48
- 239000010409 thin film Substances 0.000 claims description 17
- 230000009194 climbing Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 52
- 239000010408 film Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开是关于一种显示面板及阵列基板,涉及显示技术领域。该阵列基板包括第一金属层、绝缘层和第二金属层。第一金属层包括至少一个第一导线,第一导线具有交叠段以及连接于交叠段两端的连接段,且交叠段的延伸方向和连接段的延伸方向不同;绝缘层覆盖于第一金属层,且绝缘层对应于第一导线的区域为向背离第一金属层的方向凸起的凸棱;第二金属层设于绝缘层背离第一金属层的一侧,且包括至少一个第二导线,第二导线在凸棱对应于交叠段的区域与凸棱相交。本公开阵列基板可降低金属线在爬坡位置断裂的风险。
Description
技术领域
本公开涉及显示技术领域,具体而言,涉及一种显示面板及阵列基板。
背景技术
随着显示技术的发展,对显示面板的要求越来越高。在显示面板的阵列基板中,电路器件和走线经常会分布在不同的膜层,对于在空间内交叉的两层金属线而言,二者之间一般通过绝缘层分隔。但是,若绝缘层较薄,则绝缘层对应于下层金属线的区域会相应的形成凸起,使得上层金属需要爬坡才能跨过下层金属线,而上层金属线容易在爬坡位置断裂,造成断线,影响显示面板的正常工作。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
实用新型内容
本公开的目的在于克服上述现有技术的不足,提供一种显示面板及阵列基板,可降低金属线在爬坡位置断裂的风险。
根据本公开的一个方面,提供一种阵列基板,包括:
第一金属层,包括至少一个第一导线,所述第一导线具有交叠段以及连接于所述交叠段两端的连接段,且所述交叠段的延伸方向和所述连接段的延伸方向不同;
绝缘层,覆盖于所述第一金属层,且所述绝缘层对应于所述第一导线的区域为向背离所述第一金属层的方向凸起的凸棱;
第二金属层,设于所述绝缘层背离所述第一金属层的一侧,且包括至少一个第二导线,所述第二导线在所述凸棱对应于所述交叠段的区域与所述凸棱相交。
在本公开的一种示例性实施例中,所述交叠段的两侧边均具有向内凹陷的凹陷区。
在本公开的一种示例性实施例中,所述交叠段的一侧边具有向内凹陷的凹陷区,另一侧边具有向外凸起的凸出区,所述凸出区小于所述凹陷区。
在本公开的一种示例性实施例中,所述第二导线对应于所述交叠段的区域的至少一侧边具有向内凹陷的凹陷区。
在本公开的一种示例性实施例中,所述第二导线对应于所述交叠段的区域的一侧边具有向内凹陷的凹陷区,另一侧边具有向外凸起的凸出区,且所述交叠段在所述第二金属层上的正投影覆盖所述凸出区的部分区域和所述凹陷区的全部区域。
在本公开的一种示例性实施例中,所述凹陷区和所述凸出区的轮廓为曲线和折线中至少一个。
在本公开的一种示例性实施例中,所述交叠段两端的连接段沿相互平行的两个直线轨迹延伸。
在本公开的一种示例性实施例中,所述交叠段两端的连接段沿同一直线轨迹延伸。
在本公开的一种示例性实施例中,所述第二导线与所述连接段垂直。
在本公开的一种示例性实施例中,所述第一导线的数量为多个,且至少部分所述第一导线作为栅线,至少部分所述第一导线作为公共电极线,所述第二导线的数量为多个,且至少部分所述第二导线作为数据线。
在本公开的一种示例性实施例中,所述栅线和所述数据线横纵交错围成多个像素区,所述阵列基板还包括:
多个阵列分布的薄膜晶体管,一一对应的设于各所述像素区,同一所述栅线连接同一行所述薄膜晶体管的栅极,同一所述数据线连接同一列所述薄膜晶体管的源极;
多个阵列分布的像素电极,一一对应的设于各所述像素区,且与所处像素区内的薄膜晶体管的漏极连接;
多个阵列分布的公共电极,与所述第一金属层同层设置,同一所述公共电极线连接同一行所述公共电极。
在本公开的一种示例性实施例中,所述栅线与所述栅极连接的区域向所述栅极凸起,并与所述栅极连接。
根据本公开的一个方面,提供一种显示面板,包括上述任意一项所述的阵列基板。
本公开的显示面板及阵列基板,绝缘层对应于第一导线的区域存在凸棱,第二导线与凸棱相交,从而需要在凸棱上爬坡。但是,本公开中的第一导线的交叠段的延伸方向和连接段的延伸方向不同,而凸棱的形状与第一导线相同,即凸棱对应于交叠段的区域与凸棱对应于连接段的区域的延伸方向也不同,而第二导线与凸棱对应于交叠段的区域相交,相较于交叠段和连接段的延伸方向相同的方式,可增大第二导线与凸棱相交区域的长度,从而使第二导线不易因爬坡而断裂,降低断线的风险。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开阵列基板的局部剖视图。
图2为本公开阵列基板第一实施方式中第一导线和第二导线相交的示意图。
图3为本公开阵列基板第二实施方式的示意图。
图4为本公开阵列基板第三实施方式的示意图。
图5为本公开阵列基板第四实施方式的示意图。
图6为本公开阵列基板第五实施方式中第一导线和第二导线相交的示意图。
图7为本公开阵列基板第五实施方式中第二导线的示意图。
附图标记说明:
1、绝缘层;11、凸棱;2、第一导线;21、交叠段;211、第一凹陷区;212、第一凸出区;22、连接段;3、第二导线;311、第二凹陷区;312、第二凸出区;4、像素电极;5、薄膜晶体管;6、公共电极。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本公开将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。此外,附图仅为本公开的示意性图解,并非一定是按比例绘制。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”仅作为标记使用,不是对其对象的数量限制。
本公开实施方式提供了一种阵列基板,如图1和图7所示,该阵列基板包括第一金属层、绝缘层1和第二金属层,其中:
第一金属层包括至少一个第一导线2,第一导线2具有交叠段21以及连接于交叠段21两端的连接段22,且交叠段21的延伸方向和连接段22的延伸方向不同。绝缘层1覆盖第一金属层,且绝缘层1对应于第一导线2的区域为向背离第一金属层的方向凸起的凸棱11。
第二金属层设于绝缘层1背离所述第一金属层的一侧,且第二金属层包括至少一个第二导线3,第二导线3在凸棱11对应于交叠段21的区域与凸棱11相交。
本公开实施方式的阵列基板中,绝缘层1对应于第一导线2的区域存在凸棱11,第二导线3与凸棱11相交,从而需要在凸棱11上爬坡。但是,本公开中的第一导线2的交叠段21的延伸方向和连接段22的延伸方向不同,而凸棱11的形状与第一导线2相同,即凸棱11对应于交叠段21的区域与凸棱11对应于连接段22的区域的延伸方向也不同,而第二导线3与凸棱11对应于交叠段21的区域相交。相较于交叠段21和连接段22的延伸方向相同的方式,可增大第二导线3与凸棱11交叠区域的长度,从而使第二导线3不易因爬坡而断裂,降低断线的风险,以保证显示效果。
绝缘层1可以是单层或多层结构,只要是绝缘材质,且能分隔第一金属层和第二金属层即可。第一金属层中的第一导线2的数量可以是多个,且间隔设置。第二金属层中的第二导线3的数量也可以是多个,且间隔设置。第一导线2和第二导线3的类型在此不做特殊限定,各第一导线2并不限定为同一种导线,第二导线3限定为同一种导线。
在同一第一导线2中,交叠段21的数量可为多个,每个交叠段21的两端均连接有连接段22,相邻两个交叠段21可共用一个连接段22,当然,相邻两个交叠段21间可设有多个连接段22,而不共用连接段22。此外,在第一导线2的延伸轨迹上,除交叠段21和连接段22外,还可包括其它部分,而并非必须仅由交叠段21和连接段22组成。
如图3-图5所示,本公开实施方式的阵列基板还包括多个阵列分布的像素电极4、多个阵列分布的薄膜晶体管5和多个阵列分布的公共电极6,各薄膜晶体管5的漏极一一对应的与各像素电极4连接,公共电极6与像素电极4正对设置,且位于不同膜层。
第一导线2和第二导线3的数量均为多个,且至少一部分第一导线2为栅线和公共电极线,连接同一行薄膜晶体管5的栅极的栅线、连接公共电极6的公共电极线,至少一部分第二导线3可为连接同一薄膜晶体管5的源极的数据线,当然也可以是其它导线。
栅线和数据线横纵交错围成多个像素区,各薄膜晶体管5一一对应的设于各像素区,同一栅线连接同一行薄膜晶体管5的栅极,同一数据线连接同一列薄膜晶体管5的源极。各像素电极4一一对应的设于各像素区,且与像素区内的薄膜晶体管5的漏极连接。各公共电极6与第一金属层同层设置,同一公共电极线连接同一行公共电极6。栅线与栅极连接的区域向栅极凸起,并与栅极连接。
进一步的,薄膜晶体管5的栅极、第一金属层、公共电极6可同层设置,即栅极、第一金属层、公共电极6为同一膜层的不同区域。薄膜晶体管5的源极、漏极、第二金属层和像素电极4同层设置,源极、漏极、第二金属层和像素电极4为同一膜层的不同区域。
进一步的,如图4和图5所示,为了降低第一导线2和第二导线3的交叠区域的寄生电容,可使交叠段21的至少一侧边向内凹陷,形成第一凹陷区211,从而在不减小交叠长度的前提下,减小第二导线3与交叠段21对应的区域的面积,减小寄生电容。当然,交叠段21与第一凹陷区211相对的侧边,也可向外凸起,形成第一凸出区212,只要面积小于第一凹陷区211,也可减小寄生电容。如图6-图7所示,还可使第二导线3对应于交叠段21的区域的至少一侧边向内凹陷,形成第二凹陷区311,可减小上述寄生电容。此外,第二导线3的侧边也可向外凸起,形成第二凸出区312,只要不增加第二导线3与交叠段21对应的区域的面积即可。
当然,如图2和图3所示,第一导线2和第二导线3的侧边也可不向内凹陷,虽然可能会使第二导线3与交叠段21对应的区域的面积增大,但只要增大的幅度小于指定幅度即可,该指定幅度可为5%、10%等。
第一凹陷区211和第二凹陷区311的轮廓可以呈弧形或其它曲线形,当然,该轮廓也可以呈折线形。但第一凹陷区211和第二凹陷区311的轮廓可以相同,也可以不同。第一凸出区212和第二凸出区312的轮廓也可呈曲线形或折线形,在此不再详述。
第二导线3与连接段22垂直,而与交叠段21不垂直。交叠段21两端的连接段22在第二导线3的长度方向上错开设置,例如,交叠段21两端的连接段22可沿相互平行的两个直线轨迹延伸。此外,交叠段21两端的连接段22可沿同一直线轨迹延伸。
下面对举例说明本公开阵列基板的几种实施方式:
本公开的第一实施方式
如图2所示,第二导线3的两侧边为相互平行的直线结构,第一导线2的交叠段21的两侧边可为相互平行的直线结构,且交叠段21沿直线延伸,交叠段21两端的连接段22可沿同一直线轨迹延伸,且与第二导线3垂直,交叠段21与第二导线3不垂直。交叠段21的两端凸出于连接段22的侧边。
本公开的第二实施方式
如图3所示,至少一栅线和至少一公共电极线均可作为第一导线2,至少一数据线可作为第二导线3。第二导线3的两侧边为相互平行的直线结构,第一导线2的交叠段21的两侧边可为相互平行的直线结构,且交叠段21沿直线延伸,交叠段21两端的连接段22在第二导线3的长度方向上错开设置,且与第二导线3垂直,交叠段21与第二导线3不垂直。
本公开的第三实施方式
如图4所示,至少一栅线和至少一公共电极线均可作为第一导线2,至少一数据线可作为第二导线3,第二导线3的两侧边为相互平行的直线结构,在一作为栅线的第一导线2中,交叠段21的两侧边均具有向内凹陷的凹陷区,即具有两个第一凹陷区211。同时,在一作为公共电极线的第一导线2中,交叠段21的一侧边具有向内凹陷的凹陷区,即第一凹陷区211,另一侧边具有向外凸起的第一凸出区212,第一凸出区212的面积小于第一凹陷区211,从而可减小交叠区域的面积。
本公开的第四实施方式
如图5所示,至少一栅线和至少一公共电极线均可作为第一导线2,至少一数据线可作为第二导线3。第二导线3的两侧边为相互平行的直线结构,对于作为栅线和公共电极线的第一导线2,交叠段21的一侧边具有向内凹陷的凹陷区,即第一凹陷区211,另一侧边具有向外凸起的第一凸出区212,第一凸出区212的面积小于第一凹陷区211,从而可减小交叠区域的面积。具体而言,第一凹陷区211和第一凸出区212可由交叠段21向同一侧弯折形成,第一凹陷区211的弯折角度大于第一凸出区212的弯折角度,从而使第一凸出区212的面积小于第一凹陷区211。
本公开的第五实施方式
如图6和图7所示,至少一数据线可作为第二导线3,至少一栅线和至少一公共电极线均可作为第一导线2。第二导线3对应于交叠段21的区域的一侧边具有向内凹陷的凹陷区,即第二凹陷区311;第二导线3的另一侧边具有向外凸起的第二凸出区312;第二凹陷区311和第二凸出区312由第二导线3向同一侧弯折形成,第二凹陷区311和第二凸出区312的形状可为三角形、弧形等,在此不做特殊限定。第一导线2的交叠段21在第二金属层上的正投影覆盖第二凸出区312的部分区域和第二凹陷区311的全部区域,且交叠段21在第二金属层上的正投影的部分区域与第二导线3重叠,从而减小交叠区域的面积。
本公开实施方式还提供一种显示面板,可包括上述的阵列基板,该显示面板可用于手机、平板电脑等终端设备。由于该显示面板采用了上述实施方式的阵列基板,因而二者具有相同的有益效果,在此不再赘述。
本领域技术人员在考虑说明书及实践这里公开的实用新型后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
Claims (13)
1.一种阵列基板,其特征在于,包括:
第一金属层,包括至少一个第一导线,所述第一导线具有交叠段以及连接于所述交叠段两端的连接段,且所述交叠段的延伸方向和所述连接段的延伸方向不同;
绝缘层,覆盖于所述第一金属层,且所述绝缘层对应于所述第一导线的区域为向背离所述第一金属层的方向凸起的凸棱;
第二金属层,设于所述绝缘层背离所述第一金属层的一侧,且包括至少一个第二导线,所述第二导线在所述凸棱对应于所述交叠段的区域与所述凸棱相交。
2.根据权利要求1所述的阵列基板,其特征在于,所述交叠段的两侧边均具有向内凹陷的凹陷区。
3.根据权利要求1所述的阵列基板,其特征在于,所述交叠段的一侧边具有向内凹陷的凹陷区,另一侧边具有向外凸起的凸出区,所述凸出区小于所述凹陷区。
4.根据权利要求1所述的阵列基板,其特征在于,所述第二导线对应于所述交叠段的区域的至少一侧边具有向内凹陷的凹陷区。
5.根据权利要求4所述的阵列基板,其特征在于,所述第二导线对应于所述交叠段的区域的一侧边具有向内凹陷的凹陷区,另一侧边具有向外凸起的凸出区,且所述交叠段在所述第二金属层上的正投影覆盖所述凸出区的部分区域和所述凹陷区的全部区域。
6.根据权利要求5所述的阵列基板,其特征在于,所述凹陷区和所述凸出区的轮廓为曲线和折线中至少一个。
7.根据权利要求1-6任一项所述的阵列基板,其特征在于,所述交叠段两端的连接段沿相互平行的两个直线轨迹延伸。
8.根据权利要求1-6任一项所述的阵列基板,其特征在于,所述交叠段两端的连接段沿同一直线轨迹延伸。
9.根据权利要求1-6任一项所述的阵列基板,其特征在于,所述第二导线与所述连接段垂直。
10.根据权利要求1-6任一项所述的阵列基板,其特征在于,所述第一导线的数量为多个,且至少部分所述第一导线作为栅线,至少部分所述第一导线作为公共电极线,所述第二导线的数量为多个,且至少部分所述第二导线作为数据线。
11.根据权利要求10所述的阵列基板,其特征在于,所述栅线和所述数据线横纵交错围成多个像素区,所述阵列基板还包括:
多个阵列分布的薄膜晶体管,一一对应的设于各所述像素区,同一所述栅线连接同一行所述薄膜晶体管的栅极,同一所述数据线连接同一列所述薄膜晶体管的源极;
多个阵列分布的像素电极,一一对应的设于各所述像素区,且与所处像素区内的薄膜晶体管的漏极连接;
多个阵列分布的公共电极,与所述第一金属层同层设置,同一所述公共电极线连接同一行所述公共电极。
12.根据权利要求11所述的阵列基板,其特征在于,所述栅线与所述栅极连接的区域向所述栅极凸起,并与所述栅极连接。
13.一种显示面板,其特征在于,包括权利要求1-12任一项所述的阵列基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921783228.7U CN210403730U (zh) | 2019-10-22 | 2019-10-22 | 显示面板及阵列基板 |
US16/819,883 US11276714B2 (en) | 2019-10-22 | 2020-03-16 | Display panel and array substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921783228.7U CN210403730U (zh) | 2019-10-22 | 2019-10-22 | 显示面板及阵列基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210403730U true CN210403730U (zh) | 2020-04-24 |
Family
ID=70343353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921783228.7U Active CN210403730U (zh) | 2019-10-22 | 2019-10-22 | 显示面板及阵列基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11276714B2 (zh) |
CN (1) | CN210403730U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115830995A (zh) * | 2022-12-29 | 2023-03-21 | Tcl华星光电技术有限公司 | 显示面板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112563290A (zh) * | 2020-12-02 | 2021-03-26 | 深圳市华星光电半导体显示技术有限公司 | 像素结构及其制备方法、显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007310334A (ja) * | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
US10866471B2 (en) * | 2017-02-23 | 2020-12-15 | Sharp Kabushiki Kaisha | Drive circuit, matrix substrate, and display device |
CN109901747B (zh) * | 2019-02-26 | 2022-03-11 | 上海天马微电子有限公司 | 显示面板和显示装置 |
-
2019
- 2019-10-22 CN CN201921783228.7U patent/CN210403730U/zh active Active
-
2020
- 2020-03-16 US US16/819,883 patent/US11276714B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115830995A (zh) * | 2022-12-29 | 2023-03-21 | Tcl华星光电技术有限公司 | 显示面板 |
Also Published As
Publication number | Publication date |
---|---|
US11276714B2 (en) | 2022-03-15 |
US20210118917A1 (en) | 2021-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109272930B (zh) | 一种显示面板及显示装置 | |
CN107479283B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN106325608B (zh) | 触控显示面板及触控显示装置 | |
CN107765488B (zh) | 阵列基板、触控显示面板和触控显示装置 | |
CN106293252B (zh) | 阵列基板及显示装置 | |
CN210403730U (zh) | 显示面板及阵列基板 | |
CN106951125A (zh) | 一种触控显示面板及触控显示装置 | |
CN109671742B (zh) | Amoled显示面板 | |
CN109037244B (zh) | 一种显示面板及显示装置 | |
CN213750598U (zh) | 显示面板 | |
US20190235668A1 (en) | Touch screen and mobile terminal | |
WO2017113864A1 (zh) | 阵列基板及显示器件 | |
CN109817681B (zh) | 显示面板及显示装置 | |
CN112258991A (zh) | 一种阵列基板、显示面板及显示装置 | |
US11112666B2 (en) | Array substrate and display device | |
CN108496253B (zh) | 金属氧化物薄膜晶体管及显示面板 | |
CN113823194A (zh) | 显示模组及显示装置 | |
US10359873B2 (en) | Touch display screen | |
CN104898338A (zh) | 一种阵列基板及显示装置 | |
CN204536698U (zh) | 显示面板 | |
CN113012570B (zh) | 阵列基板、显示面板 | |
CN215895421U (zh) | 一种显示基板和显示装置 | |
CN113406831B (zh) | 阵列基板及显示面板 | |
CN210403731U (zh) | 阵列基板、显示面板及显示装置 | |
CN111009185B (zh) | 像素阵列 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |