CN210351196U

CN210351196U - 时间同步标校装置

Info

Publication number: CN210351196U
Application number: CN201921761701.1U
Authority: CN
Inventors: 石青; 张海明
Original assignee: Hebei Doheart Electronic Technology Co ltd
Current assignee: Hebei Doheart Electronic Technology Co ltd
Priority date: 2019-10-21
Filing date: 2019-10-21
Publication date: 2020-04-17
Anticipated expiration: 2029-10-21

Abstract

本实用新型公开一种时间同步标校装置，设备可以实现一种能接收外部时间基准信号，并按照要求的时间精度向外输出时间同步信号和时间信息的系统。设备由终端单元、滤波器单元、输入单元和输出单元四部分构成。射频输入单元和射频输出单元可对信号进行放大、调制或解调等处理，载波信号由频率合成芯片产生，具有频带宽、精度高、相噪好等特点。外置的滤波器单元可灵活设置来应对不同频段、带宽，具有适应性强、体积小、使用灵活等特点。

Description

时间同步标校装置

技术领域

本产品主要应用在无线通信领域，涉及到微波通信、卫星导航系统和电子对抗系统等。

背景技术

在通信系统中，尤其是数字电路部分，时钟是数字电路中所有信号的参考，特别是在FPGA中，时钟是时序电路的动力核心。没有时钟或者时钟信号处理不得当的话就会影响系统的性能或者功能。当系统有多个需要时钟的模块在同一个设计中使用一个时钟源以便达到系统时钟的同步性，这也是数字系统的设计要点之一。

实用新型内容

本实用新型所要解决的问题是提供可将不同频率的外部信号同输入的时钟信号在FPGA中进行同步处理的装置。

为解决上述问题，本实用新型采用的技术方案为：

一种时间同步标校装置，包括输入单元、终端单元、滤波单元以及输出单元；滤波单元的射频信号输入端口和中频信号输入端口分别与外部设备相连，射频信号输出端口和中频信号输出端口分别与输入单元的射频信号输入端口和中频信号输入端口一一对应相连；输入单元的选择信号输入端口与终端单元的选择信号输出端口相连，中频信号输出端口与终端单元的中频信号输入端口相连；终端单元的选择信号输入端口与上位机相连，参考时钟信号输入端口以及同步时钟信号输入端口分别与外部设备相连，BPSK信号输出端口与输出单元的信号输入端口相连；输出单元的中频信号输出端口和射频信号输出端口分别与滤波单元的中频信号输入端口和射频信号输入端口一一对应相连，滤波单元的中频信号输出端口和射频信号输出端口分别与外部设备相连。

其中，输入单元包括射频输入电路、中频输入电路以及第一模拟开关；射频输入电路包括第一放大器、第一混频器以及第一频率综合器，中频输入电路包括第二放大器；第一放大器的信号输入端口接收滤波单元输出的射频信号，输出端口与第一混频器的射频信号输入端口相连；第一混频器的本振信号输入端口与第一频率综合器的本振信号输出端口相连，中频信号输出端口与第一模拟开关相连；第二放大器的信号输入端口接收滤波单元输出的中频信号，输出端口与第一模拟开关相连；第一模拟开关的选择信号输入端口与终端单元的选择信号输出端口相连，中频信号输出端口与终端单元的中频信号输入端口相连。

其中，输出单元包括第二模拟开关、射频输出电路、中频输出电路、第三模拟开关和第二频率综合器；射频输出电路包括第二混频器和第三放大器；中频输出电路包括第三混频器和第四放大器；第二模拟开关的信号输入端口与终端单元的BPSK信号输出端口相连，分路信号输出端口分别与第二混频器和第三混频器的信号输入端口相连；第三模拟开关的本振信号输入端口与第二频率综合器的本振信号输出端口相连，本振信号输出端口与第二混频器或第三混频器的本振信号输入端口相连；第二混频器和第三混频器的信号输出端口分别与第三放大器和第四放大器的信号输入端口一一对应相连；第三放大器和第四放大器的信号输出端口分别与滤波单元的信号输入端口应相连；滤波单元的射频信号输出端口以及中频信号输出端口分别与外部设备相连。

其中，输入单元、终端单元以及输出单元置于不同的腔室内，终端单元通过RS422口与上位机相连。

本实用新型相比现有技术的优点为：

本实用新型具有频带宽、精度高、相噪好等特点。外置的滤波器单元可灵活设置来应对不同频段、带宽，具有适应性强、体积小、使用灵活等特点。

附图说明

图1为本实用新型整体原理示意图；

图2为本实用新型输出单元原理示意图；

图3为本实用新型输入单元原理示意图；

图4为本实用新型终端单元原理示意图。

具体实施方式

下面结合附图对本实用新型作进一步的描述：

图1为本实用新型整体原理示意图；包括输入单元、终端单元、滤波单元以及输出单元；滤波单元将外部射频信号或中频信号进行滤波，然后通过输入单元将外部射频信号或中频信号进行混频、放大等处理后，输入到终端单元，在终端单元可与外部输入的时间基准信号进行时间同步等处理，并可输出BPSK信号至输出单元，输出单元中将BPSK信号通过与载波信号的调制，然后经过放大以及滤波单元的滤波等处理，输出到其他所需设备终端。

图2示意的输出单元可对终端单元输出的BPSK信号进行处理。输出单元包括第二模拟开关、射频输出电路、中频输出电路、第三模拟开关和第二频率综合器；射频输出电路包括第二混频器、第三放大器；中频输出电路包括第四混频器和第四放大器；终端单元输出17MBPS码速率的BPSK调制信号，经过第二模拟开关后分成两路，分别传输至第二混频器和第三混频器。第二混频器和第三混频器接收第二频率综合器的本振信号，本振输入端口通过第三模拟开关进行选择；在此采用ADI公司生产的HMC830芯片，其输出频率范围为25MHz～3000MHz，因此产生的载波信号也具有很大范围的带宽。BPSK信号经过与载波信号的调制后输出，经过放大器后有大于15dB的增益。放大后的信号输入到滤波单元的第三、第四滤波器，将带外干扰信号进行50dB以上的抑制后，输入到外部使用的设备中。经模拟开关后的另一路也有着同样的处理方式，不同的是载波信号频率不同，相应的滤波器中心频率也不一样。

图3示意的输入单元可接收射频信号和中频信号的输入。输入单元包括射频输入电路、中频输入电路以及第一模拟开关；射频输入电路包括第一放大器、第一混频器以及第一频率综合器，中频输入电路包括第二放大器；外部射频信号经过滤波单元的第一滤波器处理，滤波器设计带宽40MHz，对带外干扰信号有50dB以上的抑制度；然后通过第一放大器将小信号进行放大，输入到第一混频器的射频输入端口。第一混频器的本振输入端口接收由第一频率综合器产生的本振信号，在此采用ADI公司生产的HMC830芯片，其输出频率范围为25MHz～3000MHz，输出频带很宽，从而可匹配的射频输入范围也相应的增加。经过射频和本振的混频产生中频信号，输出到后面的第一模拟开关。外部输入的中频经过滤波单元的第二滤波器滤波、第二放大器放大后直接输入到第一模拟开关。终端单元通过对第一模拟开关进行操作，可对中频信号或射频混频后的中频信号进行选择，选择的信号输入到ADC部分进行后续操作。两条输入通道可接收-50dBm～-30dBm的信号，经过放大器后有大于50dB的链路增益。

图4为终端单元的原理框图，其中包括FPGA、DSP和ADC等部分。FPGA选用ALTERA公司生产的Stratix III系列中的EP3SL340F1517I3N5芯片，DSP选用TI公司生产的DSP芯片TMS320VC33PGE150，ADC选用的是ADI公司生产的14位AD芯片AD9246CPZ-125；将输入单元输入的中频模拟信号由ADC采样转换后转换成数字信号，传输到FPGA中。数字信号传输采用的是并行方式，并且对并行线采取差分、等长布线方式，具有传输速度快、抗干扰能力强等特点。外部参考采用112MHz时钟信号，输入到ADC中，再经过ADC的时钟输出管脚DCO将112MHz时钟输出到FPGA的时钟管脚，从而保证ADC和FPGA的同一时钟下工作。通过FPGA，可以将收到的信息进行逻辑处理，或通过传输给DSP芯片进行数字信号处理，这两款芯片的缓存空间大，处理频率高，可进行大数据量的运算。将需要输出的信息进行数字化处理后，通过BPSK编码后输出至输出单元。外部的1PPS秒脉冲信号和11.2MHz参考信号通过SMA接头输入到FPGA时钟管脚，这两种信号的布线采用等长线，从而保证相位的一致性。FPGA通过SN65HVD74芯片将TTL信号转换成RS422电平信号连接到上位机，通过商定的通信协议进行通信，上位机可对射频/中频信号进行切换，也可对输入/输出信号进行控制，若单独输入或输出操作时，可对输出或输入的电源进行控制，使不需要的链路电源无输出，从而确保受到的干扰最小，也能降低设备的功耗。终端单元通过RS422口可以将采集到的信息或者当前状态等等信息传送至上位机。终端单元采用外部单路电源供电，供电电压+5V，通过内部的DCDC模块转换成芯片所需要的+3.3V、+2.5V、+1.1V，并进行相应的滤波处理，保证电源上杂散干扰信号最小。整个设备采用屏蔽盒分腔结构，将三个单元置于不同的腔室内。由于FPGA运算速度快，功耗高，因而需要对其做散热处理，用散热块将盒体的散热片与芯片连接并充分接触，将热量导到散热片上散发到空气中。

本实用新型的原理为：滤波单元将外部射频信号或中频信号进行滤波，然后通过输入单元将外部射频信号或中频信号进行放大、解调、AD转换等处理后，输入到终端，在终端可与外部输入的时间基准信号进行时间同步等处理，并可通过输出BPSK信号至输出单元，然后通过与载波信号的调制，经过放大、滤波等处理，输出到其他所需设备终端。

本实用新型采用外置屏蔽盒结构，采用带通滤波器，对带外杂散信号抑制高、插损小，亦可适应不同频率的射频信号，具有适应性强、体积小、使用灵活等特点。

Claims

1.一种时间同步标校装置，其特征在于，包括输入单元、终端单元、滤波单元以及输出单元；滤波单元的射频信号输入端口和中频信号输入端口分别与外部设备相连，射频信号输出端口和中频信号输出端口分别与输入单元的射频信号输入端口和中频信号输入端口一一对应相连；输入单元的选择信号输入端口与终端单元的选择信号输出端口相连，中频信号输出端口与终端单元的中频信号输入端口相连；终端单元的选择信号输入端口与上位机相连，参考时钟信号输入端口以及同步时钟信号输入端口分别与外部设备相连，BPSK信号输出端口与输出单元的信号输入端口相连；输出单元的中频信号输出端口和射频信号输出端口分别与滤波单元的中频信号输入端口和射频信号输入端口一一对应相连，滤波单元的中频信号输出端口和射频信号输出端口分别与外部设备相连。

2.根据权利要求1所述的时间同步标校装置，其特征在于，输入单元包括射频输入电路、中频输入电路以及第一模拟开关；射频输入电路包括第一放大器、第一混频器以及第一频率综合器，中频输入电路包括第二放大器；第一放大器的信号输入端口接收滤波单元输出的射频信号，输出端口与第一混频器的射频信号输入端口相连；第一混频器的本振信号输入端口与第一频率综合器的本振信号输出端口相连，中频信号输出端口与第一模拟开关相连；第二放大器的信号输入端口接收滤波单元输出的中频信号，输出端口与第一模拟开关相连；第一模拟开关的选择信号输入端口与终端单元的选择信号输出端口相连，中频信号输出端口与终端单元的中频信号输入端口相连。

3.根据权利要求1所述的时间同步标校装置，其特征在于，输出单元包括第二模拟开关、射频输出电路、中频输出电路、第三模拟开关和第二频率综合器；射频输出电路包括第二混频器和第三放大器；中频输出电路包括第三混频器和第四放大器；第二模拟开关的信号输入端口与终端单元的BPSK信号输出端口相连，分路信号输出端口分别与第二混频器和第三混频器的信号输入端口相连；第三模拟开关的本振信号输入端口与第二频率综合器的本振信号输出端口相连，本振信号输出端口与第二混频器或第三混频器的本振信号输入端口相连；第二混频器和第三混频器的信号输出端口分别与第三放大器和第四放大器的信号输入端口一一对应相连；第三放大器和第四放大器的信号输出端口分别与滤波单元的信号输入端口应相连；滤波单元的射频信号输出端口以及中频信号输出端口分别与外部设备相连。

4.根据权利要求1所述的时间同步标校装置，其特征在于，输入单元、终端单元以及输出单元置于不同的腔室内，终端单元通过RS422口与上位机相连。