CN210323666U - 一种阵列基板和显示面板 - Google Patents

Abstract

本实用新型实施例公开了一种阵列基板和显示面板。该阵列基板包括阵列排布的多个像素电路区，阵列基板中设置有公共电极，公共电极覆盖多个像素电路区；异形显示区和围绕异形显示区的周边区；灰度像素电路区，跨越异形显示区和周边区的边界线，灰度像素电路区中设置有像素电极；第一补偿像素区，每一灰度像素电路区对应设置有至少一个第一补偿像素区，第一补偿像素电路区中设置有第一补偿电极，第一补偿电极与对应的灰度像素电路区中的像素电极电连接，每个第一补偿像素电路区中的第一补偿电极和公共电极形成储存电容。本实用新型解决了现有的异形显示面板的显示边缘呈锯齿形状的问题，实现了显示区的圆滑的边界线，保证了异形显示区的显示效果。

Description

一种阵列基板和显示面板

技术领域

本实用新型实施例涉及显示技术，尤其涉及一种阵列基板和显示面板。

背景技术

在传统的显示装置中，显示面板多为矩形结构。但是，随着显示技术的不断发展以及用户对显示装置外形的多样化需求，异形显示面板得到了越来越广泛的应用。

异形液晶显示屏的显示区边界是不规则的，多数呈弧形。而液晶显示面板中的像素一般都是矩形结构，由红绿蓝三个形状大小均相同的亚像素组成，如果按照弧形边界进行裁切，此时红绿蓝亚像素开口区面积不同，则在显示的时候就不能正常显示颜色；如果按照红绿蓝亚像素结构进行裁切，则显示区的边缘呈现明显的锯齿状。

实用新型内容

本实用新型提供一种阵列基板和显示面板，用以削弱异形显示面板的锯齿型显示边界。

第一方面，本实用新型实施例提供了一种阵列基板，包括阵列排布的多个像素电路区，所述阵列基板中设置有公共电极，所述公共电极覆盖所述多个像素电路区，所述阵列基板还包括：

异形显示区和围绕所述异形显示区的周边区；

灰度像素电路区，跨越所述异形显示区和所述周边区的边界线，所述灰度像素电路区中设置有像素电极；

第一补偿像素区，位于所述周边区，且每一所述灰度像素电路区对应设置有至少一个所述第一补偿像素区，至少一个所述第一补偿像素电路区位于每一所述灰度像素电路区远离所述异形显示区一侧；所述第一补偿像素电路区中设置有第一补偿电极，所述像素电极和所述第一补偿电极均与所述公共电极异层设置；

至少一个所述第一补偿像素电路区中的所述第一补偿电极与对应的所述灰度像素电路区中的所述像素电极电连接，每个所述第一补偿像素电路区中的所述第一补偿电极和所述公共电极形成储存电容。

进一步地，每个所述灰度像素电路区位于所述异形显示区的比例越小，对应的至少一个所述第一补偿像素电路区中的所述第一补偿电极与所述公共电极形成的所述储存电容的面积越大。

进一步地，阵列排布的多个所述像素电路区包括沿第一方向依次排列的像素电路区列和沿第二方向依次排列的像素电路区行；

对应于同一所述灰度像素电路区的至少一个所述第一补偿像素电路区，与所述灰度像素电路区属于同一像素电路区列或同一像素电路区行。

进一步地，所述阵列基板包括沿第一方向延伸的多条栅极线和沿第二方向延伸的多条数据线，多条所述栅极线和多条所述数据线相互交叉形成阵列排布的多个所述像素电路区；

所述阵列基板还包括第二补偿像素电路区，所述第二补偿像素电路区位于所述周边区，且部分所述栅极线对应设置有至少一个所述第二补偿像素区，所述第二补偿像素电路区位于对应的所述栅极线的至少一侧；

所述第二补偿像素电路区设置有相互对置的第二补偿电极和第三补偿电极，所述第二补偿电极和所述第三补偿电极异层设置；

至少一个所述第二补偿像素电路区的所述第二补偿电极分别与所述公共电极电连接，至少一个所述第二补偿像素电路区的所述第三补偿电极与对应的所述栅极线电连接，所述第二补偿电极和所述第三补偿电极形成耦合电容。

进一步地，每一所述栅极线将所述异形显示区分割为第一异形显示区和第二异形显示区，所述第一异形显示区的面积大于或等于所述第二异形显示区的面积；

所述第二补偿像素电路区位于所述第一异形显示区或者所述第二异形显示区所在的一侧。

进一步地，阵列排布的多个所述像素电路区包括沿第一方向排列的像素电路区列和沿第二方向排列的像素电路区行；

对应于同一所述栅极线的至少一个所述第二补偿像素电路区属于同一像素电路区列或同一像素电路区行。

进一步地，所述阵列基板还包括衬底基板，所述衬底基板上设置有第一金属层，所述第一金属层包括所述栅极线和所述第三补偿电极；

所述第一金属层背离所述衬底基板的一侧设置有第二金属层，所述第二金属层和所述第一金属层绝缘，所述第二金属层包括多条所述数据线和所述第二补偿电极；

所述第二金属层背离所述第一金属层的一侧设置有第一金属氧化物层，所述第一金属氧化物层包括公共电极；

所述第一金属氧化物层背离所述第二金属层的一侧设置有所述第二金属氧化物层，所述第二金属氧化物层与所述第一金属氧化物层绝缘，所述第二金属氧化物层包括所述像素电极和所述第一补偿电极。

进一步地，部分所述第一补偿像素电路区复用为所述第二补偿像素电路区。

进一步地，所述像素电极为面状电极或栅状电极；所述第一补偿电极为面状电极或栅状电极。

第二方面，本实用新型实施例还提供了一种显示面板，包括如第一方面任一项所述的阵列基板。

本实用新型实施例提供的阵列基板和显示面板，通过将跨越异形显示区和周边区的边界线的像素电路区设置为灰度像素电路区，并同时在周边区对应每一灰度像素电路区设置至少一个第一补偿像素电路区，利用第一补偿像素电路区中的第一补偿电极与对应的灰度像素电路区中的像素电极电连接，利用第一补偿电极和公共电极形成储存电容，从而增加了灰度像素电路区中像素电路的储存电容面积，进而保证了在同样的驱动信号下能够具有较低的储存电容充电率，在驱动亚像素单元时具有较低的驱动电压，实现该对应的亚像素单元具备较低的显示亮度，最终保证了位于异形显示区和周边区的边界线上的亚像素单元可以具备较低的显示亮度，从而削弱了异形显示区边界的锯齿现象。本实用新型实施例提供的阵列基板和显示面板，解决了现有的异形显示面板的显示边缘呈锯齿形状的问题，实现了显示区的圆滑的边界线，保证了异形显示区的显示效果。

附图说明

图1是本实用新型实施例提供的一种阵列基板的结构示意图；

图2是图1所示的阵列基板虚线框处的局部结构示意图；

图3是图2所示的阵列基板沿AA’的剖视图；

图4是图2所示的阵列基板沿BB’的剖视图；

图5是本实用新型实施例提供的像素单元透过率与驱动电压的关系曲线图；

图6是本实用新型实施例提供的另一种阵列基板的结构示意图；

图7是本实用新型实施例提供的又一种阵列基板的结构示意图；

图8是图6所示的阵列基板的虚线框内的局部结构示意图；

图9是图6所示的阵列基板沿CC’的剖面图；

图10和图11是本实用新型实施例提供的又两种阵列基板的结构示意图；

图12是图8中所示阵列基板沿DD’的剖面图；

图13是本实用新型实施例提供的又一种阵列基板的结构示意图；

图14是图13中所示阵列基板在虚线框处的局部放大图；

图15是图14中所示阵列基板沿EE’的剖面图。

其中，1-第一方向，2-第二方向，10-衬底基板，11-像素电路区列，12-像素电路区行，100-像素电路区，101-公共电极，110-灰度像素电路区，111-像素电极，120-第一补偿像素区，121-第一补偿电极，130-第二补偿像素电路区，132-第二补偿电极，133-第三补偿电极，20-第一金属层，21-栅极线，200-异形显示区，201-第一异形显示区，202-第二异形显示区，30-第二金属层，300-周边区，31-数据线，40-第一金属氧化物层，50-第二金属氧化物层。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

如背景技术部分，现有的异形液晶显示面板，通常存在两种裁剪方式，第一种是完全按照异形液晶显示面板的弧形边界进行裁剪，此时位于边界线上的亚像素单元被切割，从而导致亚像素单元的开口区面积缩小，相比于正常的亚像素单元，其组成的像素单元不能进行正常的像素显示，颜色容易产生偏差。而第二种裁剪方式则是沿亚像素单元的边界进行切割裁剪，此时在显示区的边缘会形成明显的锯齿状，显示画面存在锯齿边缘，此时同样对于异形显示面板的显示效果会产生影响。

针对于此，本实用新型实施例提供一种阵列基板，该阵列基板包括阵列排布的多个像素电路区，阵列基板中设置有公共电极，公共电极覆盖多个像素电路区，阵列基板还包括：异形显示区和围绕异形显示区的周边区；灰度像素电路区，跨越异形显示区和周边区的边界线，灰度像素电路区中设置有像素电极；第一补偿像素区，位于周边区，且每一灰度像素电路区对应设置有至少一个第一补偿像素区，至少一个第一补偿像素电路区位于每一灰度像素电路区远离异形显示区一侧；第一补偿像素电路区中设置有第一补偿电极，像素电极和第一补偿电极均与公共电极异层设置；至少一个第一补偿像素电路区中的第一补偿电极与对应的灰度像素电路区中的像素电极电连接，每个第一补偿像素电路区中的第一补偿电极和公共电极形成储存电容。

其中，像素电路区是对应于液晶显示面板的亚像素单元设置的像素电路所在的区域，每个像素电路区中设置的像素电路可以驱动液晶显示面板中对应亚像素单元中的液晶分子，从而实现对背光出光的调控，显示画面。像素电路中通常会设置公共电极和像素电极，并且公共电极通常是整面设置在阵列基板中，像素电极和公共电极构成储存电容。在某一时刻通过向像素电极中通入数据信号，同时向公共电极通入公共电压信号，从而在数据信号和公共电压信号下储存电容充电，下一时刻可以利用充电的储存电容形成驱动电场，从而驱动对应亚像素单元中的液晶分子的偏转，最终实现画面显示。

在异形的液晶显示面板中，存在异形显示区和围绕异形显示区的周边区。因此，对应地，该液晶显示面板中的阵列基板同样需要设置异形显示区以及围绕异形显示区的周边区。显然，在异形液晶显示面板中，异形显示区和周边区的边界线会穿过某些亚像素单元，也即某些亚像素单元跨越异形显示区和周边区的边界线，该亚像素单元在显示时如果按照正常的像素驱动电压驱动显示，则会使得异形显示区的边缘呈锯齿状。对应地，在阵列基板上的某些像素电路区同样会跨越异形显示区和周边区。本实用新型实施例提供的阵列基板中，将该跨越异形显示区和周边区的像素电路区设置为灰度像素电路区，即由该灰度像素电路区中的像素电路对应驱动的亚像素单元的显示亮度低于位于异形显示区的亚像素单元的显示亮度，从而从整体上，位于边界线上的亚像素单元可以通过灰度像素电路区中的像素电路，实现灰度降低，削弱边缘锯齿的现象，改善显示效果。具体地，为了实现灰度像素电路区对应亚像素单元的亮度降低，该阵列基板上对应每一灰度像素电路区设置有至少一个第一补偿像素电路区，该第一补偿像素电路区位于周边区，其不用进行亚像素的驱动显示。该第一补偿像素电路区中设置有第一补偿电极，第一补偿电极设置与灰度像素电路区中的像素电极电连接，通过第一补偿电极和公共电极形成储存电容，增加了灰度像素电路区中像素电极和公共电极的储存电容的面积，此时对于灰度像素电路区中的像素驱动电路，其储存电容相比于位于异形显示区的像素驱动电路较大，因此在采用同样的驱动电压驱动显示时，灰度像素电路区对应的亚像素单元的储存电容由于面积较大而充电率较低，此时该储存电容的电场电压较低，因此，由该电压驱动的亚像素单元的亮度较低。故而，通过在第一补偿像素电路区中设置第一补偿电极，增加灰度像素电路区的储存电容的面积，可以实现对应亚像素单元的较低亮度的驱动。需要注意的是，对于每一个灰度像素电路区，需要对应设置至少一个第一补偿像素电路区，利用至少一个第一补偿像素电路区的第一补偿电极，进行储存电容面积的扩大。在设置第一补偿像素电路区时，需要保证每一灰度像素电路区均可以对应存在第一补偿像素电路区，因此只能设置在每一灰度像素电路区背离异形显示区的一侧，进而通过合理的设置第一补偿像素电路区的位置，保证每一灰度像素电路区可以获得补偿。

本实用新型实施例提供的阵列基板，通过将跨越异形显示区和周边区的边界线的像素电路区设置为灰度像素电路区，并同时在周边区对应每一灰度像素电路区设置至少一个第一补偿像素电路区，利用第一补偿像素电路区中的第一补偿电极与对应的灰度像素电路区中的像素电极电连接，利用第一补偿电极和公共电极形成储存电容，从而增加了灰度像素电路区中像素电路的储存电容面积，进而保证了在同样的驱动信号下能够具有较低的储存电容充电率，在驱动亚像素单元时具有较低的驱动电压，实现该对应的亚像素单元具备较低的显示亮度，最终保证了位于异形显示区和周边区的边界线上的亚像素单元可以具备较低的显示亮度，从而削弱了异形显示区边界的锯齿现象。本实用新型实施例提供的阵列基板，解决了现有的异形显示面板的显示边缘呈锯齿形状的问题，实现了显示区的圆滑的边界线，保证了异形显示区的显示效果。

以上是本实用新型的核心思想，下面将结合本实用新型实施例中的附图，对本实用新型中的技术方案进行清楚、完整地描述。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本实用新型保护的范围。

图1是本实用新型实施例提供的一种阵列基板的结构示意图，图2是图1所示的阵列基板虚线框处的局部结构示意图，图3是图2所示的阵列基板沿AA’的剖视图，图4是图2所示的阵列基板沿BB’的剖视图，参考图1-4，该阵列基板包括阵列排布的多个像素电路区100，阵列基板中设置有公共电极101，公共电极101覆盖多个像素电路区100，阵列基板还包括：异形显示区200和围绕异形显示区200的周边区300；灰度像素电路区110，跨越异形显示区200和周边区300的边界线，灰度像素电路区110中设置有像素电极111；第一补偿像素区120，位于周边区300，且每一灰度像素电路区110对应设置有至少一个第一补偿像素区120，至少一个第一补偿像素电路区120位于每一灰度像素电路区110远离异形显示区200一侧；第一补偿像素电路区120中设置有第一补偿电极121，像素电极111和第一补偿电极121均与公共电极101异层设置；至少一个第一补偿像素电路区120中的第一补偿电极121与对应的灰度像素电路区110中的像素电极111电连接，每个第一补偿像素电路区120中的第一补偿电极121和公共电极101形成储存电容。

具体地，对于灰度像素电路区110中，其储存电容Cst不仅仅包含如图2中像素电极111和公共电极101形成的电容，还包括第一补偿像素电路区120中设置的第一补偿电极121与公共电极101形成的电容。由于第一补偿电极121与像素电极111电连接，故而灰度像素电路区110的实际储存电容的面积扩大。如图1仅示出了异形的阵列基板的下边缘的结构示意图，对于上边缘以及侧边缘区域的灰度像素电路区和第一补偿像素电路的设置原理与下边缘相同，此处不再赘述。为了保证每个灰度像素电路区的补偿效果，也即合理扩大每个灰度像素电路区的储存电容的面积，继续参考图1，可选地，可设置每个灰度像素电路区110位于异形显示区200的比例越小，对应的至少一个第一补偿像素电路区120中的第一补偿电极121与公共电极101形成的储存电容的面积越大。

如图1所示，对于灰度像素电路区110在异形显示区200的比例较大时，可以对应设置多个第一补偿像素电路区120，以保证较大的储存电容的面积。当然，对于灰度像素电路区110在异形显示区200的比例较小时，可以设置一个补偿像素电路区120，并且合理设置第一补偿电极121的面积，以增加储存电容的面积。进一步地，在确定某一灰度像素电路区110对应需要补偿的储存电容的面积时，可以先确定该灰度像素电路区110位于异形显示区200中的面积比例，也即先确定该灰度像素电路区110对应的亚像素单元的灰度比例，根据灰度比例确定该亚像素单元的目标透过率。图5是本实用新型实施例提供的像素单元透过率与驱动电压的关系曲线图，由图可知，通过亚像素单元的透过率可以确定对应的目标驱动电压，再由储存电容的驱动电压与充电率关系可以确定储存电容的目标充电率，其中，储存电容的面积决定充电率的大小。继而由已知的异形显示区的像素电极与公共电极形成的储存电容面积，确定需要补偿的储存电容的面积大小，从而可以确定每一灰度像素电路区对应需要设置的第一补偿像素电路区的数量以及其中设置的第一补偿像素的面积。由此可以理解的是，灰度像素电路区位于异形显示区中的面积比例较大时，其需要的亚像素单元的亮度暗，也即储存电容的充电率需降低，需要补偿的储存电容的面积越大。

在设置第一补偿电极121的面积时，可以通过合理设计第一补偿电极121的形状以及第一补偿电极121和像素电极111的面积比，来调节增加的储存电容的面积。如图1示例性地示出像素电极111为双畴的栅状电极，第一补偿电极121为面状电极。可选地，也可设置像素电极为面状电极或栅状电极；第一补偿电极为面状电极或栅状电极。

图6是本实用新型实施例提供的另一种阵列基板的结构示意图，参考图6，继续参考图1和图6，阵列排布的多个像素电路区包括沿第一方向1依次排列的像素电路区列11和沿第二方向2依次排列的像素电路区行12；对应于同一灰度像素电路区110的至少一个第一补偿像素电路区120，与灰度像素电路区110属于同一像素电路区列11或同一像素电路区行12。其中，图1所示的阵列基板结构位于阵列基板的下边缘，此时的第一补偿像素电路区120可以设置与对应的灰度像素电路区110位于同一像素电路区列11，而对于图4所示的阵列基板结构位于阵列基板的右边缘，此时的第一补偿像素电路区120可设置与对应的灰度像素电路区110位于同一像素电路区行12。显然，在同一阵列基板的不同边缘，可以根据实际的位置特点，设置第一补偿像素电路区120与对应灰度像素电路区110位于同一行或同一列，此处不做限制。

显然，通过合理设置对应于每一个灰度像素电路区110的第一补偿像素电路区120的位置，一方面可以就近设置第一补偿像素电路区120，节省空间，同时可以保证每一个灰度像素电路区110存在空间对应设置第一补偿像素电路区120，兼顾每一个灰度像素电路区110。

当然，在某些边界位置，对应于同一灰度像素电路区的多个第一补偿像素电路区也可不必全部设置在同一列或同一行，其设置位置与异性显示区和周边区的边界线的斜率有关，本领域技术人员也可根据实际情况进行合理设计，以满足每一灰度像素电路区设置至少一个第一补偿像素电路区120的空间需求，此处不多赘述。

对于异形的液晶显示面板，其中同样设置有平行排列的多条栅极线和平行排列的多条数据线，栅极线沿第一方向延伸，数据线则沿第二方向延伸，栅极线和数据线相互交叉形成多个像素电路区。由于该液晶显示面板为异形形状，因此栅极线的长度存在不同，而通过栅极线向像素单元中通入驱动信号时，由于栅极线长度不同，其驱动信号的衰减程度不同，对于面板中间区域的栅极线长度较长，而边缘位置的栅极线通常长度较短，因此中间区域的栅极线的衰减程度大于位于边缘位置的栅极线的衰减程度，为了保证显示面板的均匀显示，本实用新型实施例还提供了一种阵列基板。图7是本实用新型实施例提供的又一种阵列基板的结构示意图，图8是图7所示的阵列基板的虚线框内的局部结构示意图，图9是图7所示的阵列基板沿CC’的剖面图，参考图7-9，该阵列基板中，阵列基板包括沿第一方向1延伸的多条栅极线21和沿第二方向2延伸的多条数据线31，多条栅极线21和多条数据线31相互交叉形成阵列排布的多个像素电路区100；阵列基板还包括第二补偿像素电路区130，第二补偿像素电路区130位于周边区300，且部分栅极线21对应设置有至少一个第二补偿像素区130，第二补偿像素电路区130位于对应的栅极线21的至少一侧；第二补偿像素电路区130设置有相互对置的第二补偿电极132和第三补偿电极133，第二补偿电极132和第三补偿电极133异层设置；至少一个第二补偿像素电路区130的第二补偿电极132分别与公共电极101电连接，至少一个第二补偿像素电路区130的第三补偿电极133与对应的栅极线21电连接，第二补偿电极132和第三补偿电极133形成耦合电容。

第二补偿像素电路区130同样采用的是位于周边区的像素电路区，该像素电路区无需进行像素驱动。通过在第二补偿像素电路区130中设置第二补偿电极132和第三补偿电极133，并且第二补偿电极132与公共电极101电连接，第三补偿电极133与栅极线21电连接，此时利用第二补偿电极132和第三补偿电极133在第二补偿像素电路区130中形成了公共电极101和栅极线21之间的耦合电容Cgcom，即对栅极线21进行了耦合电容的补偿。因此，该栅极线21上的耦合电容增加，在该栅极线21上的驱动信号衰减得到增加，通过在长度较短的栅极线21对应设置适当数量的第二补偿像素电路区130，可以适当增加该栅极线21的信号衰减强度，从而保证了与中间区域的较长的栅极线21具备相同的信号衰减强度。因此，在采用同一信号进行栅极驱动时，可以获得均匀的像素单元亮度。需要说明的是，尽管信号存在衰减，但可以通过增强信号等方式保证像素单元具备较高的亮度，并且通过设置第二补偿像素电路区130，可以保证像素单元的亮度均匀，从而实现高亮度且均匀的显示。如图7所示的阵列基板结构位于阵列基板的下边缘处，示例性地，对于圆形的显示区，下边缘位置处的栅极线相对较短，因此，通过设置第二补偿像素电路区可以补偿该较短的栅极线。同样地，对于其他位置(例如上边缘)的长度较短的栅极线，也可采用该方式进行耦合电容补偿，以保证整个显示面板的亮度均匀。图10和图11是本实用新型实施例提供的又两种阵列基板的结构示意图，参考图7、图10和图11，在阵列基板中，每一栅极线将异形显示区200分割为第一异形显示区201和第二异形显示区202，其中，第一异形显示区201的面积大于或等于第二异形显示区202的面积。对于不同边缘位置的栅极线，可对应设置的第二补偿像素电路区的位置也可不同。示例性地，如图10所示的阵列基板的下边缘位置处，第二补偿像素电路区130可设置在第一异形显示区201所在的一侧。如图10所示的阵列基板的下边缘位置处，第二补偿像素电路区130可设置在第二异形显示区202所在的一侧。当然，除图10和图11所示的第二补偿像素电路区130的设置位置外，如图6所示，还可以在栅极线21的第一异形显示区所在的一侧以及第二异形显示区所在的一侧均设置第二补偿像素电路区130，本领域技术人员可根据实际的空间位置进行设计，以保证每条栅极线存在设置第二补偿像素电路区130的位置，从而可以得到耦合电容补偿。

继续参考图10和图11，阵列排布的多个像素电路区100包括沿第一方向1排列的像素电路区列11和沿第二方向2排列的像素电路区行12；在设置第二补偿像素电路区130时，可以将对应于同一栅极线21的第二补偿像素电路区130设置在同一像素电路区行12中，如图10和图11所示。或者也可以将对应于同一栅极线的第二补偿像素电路区设置在同一像素电路区列中(图中未示出)，通过对应每一栅极线选择设置合理数量的第二补偿像素电路区，从而可以保证每条栅极线的耦合电容的补偿，也即每条栅极线具备相同程度的信号衰减，从而实现了显示面板的亮度均匀。

图12是图8中所示阵列基板沿DD’的剖面图，参考图9和图12，该阵列基板还包括衬底基板10，衬底基板10上设置有第一金属层20，第一金属层20包括栅极线21和第三补偿电极133；第一金属层20背离衬底基板10的一侧设置有第二金属层30，第二金属层30和第一金属层20绝缘，第二金属层30包括多条数据线和第二补偿电极132；第二金属层30背离第一金属层20的一侧设置有第一金属氧化物层40，第一金属氧化物层40包括公共电极101；第一金属氧化物层40背离第二金属层30的一侧设置有第二金属氧化物层50，第二金属氧化物层50与第一金属氧化物层40绝缘，第二金属氧化物层50包括像素电极111和第一补偿电极(图中未示出)。

其中，需要说明的是，图9所示的剖面图为第二补偿像素电路区的剖面，由于第二补偿像素电路区并不需要进行像素的驱动，故并未设置像素电极。在阵列基板的实际工艺中，由于需要设置公共电极、像素电极、栅极线等，故而在正常的阵列基板工艺中需要设置第一金属层、第二金属层、第一金属氧化物层和第二金属氧化物层，而对于本实用新型实施例提供的阵列基板中，由于需要设置第一补偿像素电路区和第二补偿像素电路区，其中需要设置第一补偿电极、第二补偿电极和第三补偿电极。因此，优选地，为了避免增加制备工序和掩膜数量，可以使第一补偿电极与像素电极同层同工艺形成，第二补偿电极与数据线同层同工艺形成，第三补偿电极则与栅极线同层同工艺形成。

需要注意的是，由于第二补偿像素电路区130中的第三补偿电极133与栅极线21同层且电连接，并且，像素电路区130中需要设置薄膜晶体管(图中未示出)，其栅极与栅极线21连接，故而优选设置第二补偿电极133与薄膜晶体管位于对应的栅极线21的同一侧。示例性地，如图10所示的阵列基板中，每一行像素电路区130与下侧设置的栅极线21通过薄膜晶体管连接，即薄膜晶体管设置于栅极线21的上方，此时可将栅极线21对应的第二补偿像素电路区130设置在该栅极线21的上方一侧。

在该剖面图中相互绝缘的第一金属层20和第二金属层30之间、第一金属氧化物层40和第二金属氧化物层50之间可以设置钝化层来实现绝缘，公共电极101与第二补偿电极132的电连接可以采用过孔的方式连接，此处不做赘述。

需要注意的是，参考图4和图12，第一补偿像素电路区通过设置第一补偿电极来实现灰度像素电路区的储存电容的补偿；第二补偿像素电路区则通过设置第二补偿电极和第三补偿电极来实现栅极线的耦合电容的补偿，在设置第一补偿像素电路区和第二补偿像素电路区时，可以在阵列基板的周边区选择合适位置的像素电路区分别设置为第一补偿像素电路区和第二补偿像素电路区，也可以在部分像素电路区中均设置第一补偿电极、第二补偿电极和第三补偿电极，从而实现第一补偿像素电路和第二补偿像素电路区的复用。图13是本实用新型实施例提供的又一种阵列基板的结构示意图，图14是图13中所示阵列基板在虚线框处的局部放大图，图15是图14中所示阵列基板沿EE’的剖面图，参考图13-15，该阵列基板中的，部分第一补偿像素电路区复用为第二补偿像素电路区，也即部分位于周边区的像素电路区中同时设置有第一补偿电极121、第二补偿电极132和第三补偿电极133，其中，第一补偿电极121与一灰度像素电路区的像素电极电连接，通过与公共电极形成储存电容，实现了对该灰度像素电路区的储存电容的补偿；第二补偿电极132与公共电极电连接，第三补偿电极133与一栅极线21电连接，此时该栅极线21通过该第二补偿电极132和第三补偿电极133形成的耦合电容，实现了对该栅极线上的耦合电容的补偿。

本实用新型实施例还提供了一种显示面板，该显示面板包括本实用新型实施例提供的任意一种阵列基板。由于该显示面板采用了本实用新型实施例提供的阵列基板，因此该显示面板同样具备该阵列基板的有益效果。该显示面板可设置为异形显示面板，该显示面板可以为手机、平板电脑、车载显示屏以及智能可穿戴设备等的显示面板。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种阵列基板，包括阵列排布的多个像素电路区，所述阵列基板中设置有公共电极，所述公共电极覆盖所述多个像素电路区，其特征在于，所述阵列基板还包括：

异形显示区和围绕所述异形显示区的周边区；

灰度像素电路区，跨越所述异形显示区和所述周边区的边界线，所述灰度像素电路区中设置有像素电极；

第一补偿像素区，位于所述周边区，且每一所述灰度像素电路区对应设置有至少一个所述第一补偿像素区，至少一个所述第一补偿像素电路区位于每一所述灰度像素电路区远离所述异形显示区一侧；所述第一补偿像素电路区中设置有第一补偿电极，所述像素电极和所述第一补偿电极均与所述公共电极异层设置；

至少一个所述第一补偿像素电路区中的所述第一补偿电极与对应的所述灰度像素电路区中的所述像素电极电连接，每个所述第一补偿像素电路区中的所述第一补偿电极和所述公共电极形成储存电容。

2.根据权利要求1所述的阵列基板，其特征在于，每个所述灰度像素电路区位于所述异形显示区的比例越小，对应的至少一个所述第一补偿像素电路区中的所述第一补偿电极与所述公共电极形成的所述储存电容的面积越大。

3.根据权利要求1所述的阵列基板，其特征在于，阵列排布的多个所述像素电路区包括沿第一方向依次排列的像素电路区列和沿第二方向依次排列的像素电路区行；

对应于同一所述灰度像素电路区的至少一个所述第一补偿像素电路区，与所述灰度像素电路区属于同一像素电路区列或同一像素电路区行。

4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括沿第一方向延伸的多条栅极线和沿第二方向延伸的多条数据线，多条所述栅极线和多条所述数据线相互交叉形成阵列排布的多个所述像素电路区；

所述阵列基板还包括第二补偿像素电路区，所述第二补偿像素电路区位于所述周边区，且部分所述栅极线对应设置有至少一个所述第二补偿像素区，所述第二补偿像素电路区位于对应的所述栅极线的至少一侧；

所述第二补偿像素电路区设置有相互对置的第二补偿电极和第三补偿电极，所述第二补偿电极和所述第三补偿电极异层设置；

至少一个所述第二补偿像素电路区的所述第二补偿电极分别与所述公共电极电连接，至少一个所述第二补偿像素电路区的所述第三补偿电极与对应的所述栅极线电连接，所述第二补偿电极和所述第三补偿电极形成耦合电容。

5.根据权利要求4所述的阵列基板，其特征在于，每一所述栅极线将所述异形显示区分割为第一异形显示区和第二异形显示区，所述第一异形显示区的面积大于或等于所述第二异形显示区的面积；

所述第二补偿像素电路区位于所述第一异形显示区或者所述第二异形显示区所在的一侧。

6.根据权利要求5所述的阵列基板，其特征在于，阵列排布的多个所述像素电路区包括沿第一方向排列的像素电路区列和沿第二方向排列的像素电路区行；

对应于同一所述栅极线的至少一个所述第二补偿像素电路区属于同一像素电路区列或同一像素电路区行。

7.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括衬底基板，所述衬底基板上设置有第一金属层，所述第一金属层包括所述栅极线和所述第三补偿电极；

所述第一金属层背离所述衬底基板的一侧设置有第二金属层，所述第二金属层和所述第一金属层绝缘，所述第二金属层包括多条所述数据线和所述第二补偿电极；

所述第二金属层背离所述第一金属层的一侧设置有第一金属氧化物层，所述第一金属氧化物层包括公共电极；

所述第一金属氧化物层背离所述第二金属层的一侧设置有第二金属氧化物层，所述第二金属氧化物层与所述第一金属氧化物层绝缘，所述第二金属氧化物层包括所述像素电极和所述第一补偿电极。

8.根据权利要求5所述的阵列基板，其特征在于，部分所述第一补偿像素电路区复用为所述第二补偿像素电路区。

9.根据权利要求1所述的阵列基板，其特征在于，所述像素电极为面状电极或栅状电极；所述第一补偿电极为面状电极或栅状电极。

10.一种显示面板，其特征在于，包括如权利要求1-9任一项所述的阵列基板。

Images