CN210274303U - 一种基于pcie总线的多路模拟视频接入系统 - Google Patents

一种基于pcie总线的多路模拟视频接入系统 Download PDF

Info

Publication number
CN210274303U
CN210274303U CN201921063360.0U CN201921063360U CN210274303U CN 210274303 U CN210274303 U CN 210274303U CN 201921063360 U CN201921063360 U CN 201921063360U CN 210274303 U CN210274303 U CN 210274303U
Authority
CN
China
Prior art keywords
video
channel
processing module
analog video
pcie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201921063360.0U
Other languages
English (en)
Inventor
赵翔宇
梁鸿禹
李晋军
王健
王薇
李腾
崔文玲
薛晓晶
刘伟明
李国祥
刘春龙
王子珍
晋超琼
徐鑫龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201921063360.0U priority Critical patent/CN210274303U/zh
Application granted granted Critical
Publication of CN210274303U publication Critical patent/CN210274303U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

本实用新型揭示了一种基于PCIE总线的多路模拟视频接入系统,包括视频采集处理模块、CPU模块和显示模块,视频采集处理模块的输入端接入多路模拟视频信号,输出端通过PCIE总线与CPU模块的输入端相连;CPU模块的输出端与显示模块相连;视频采集处理模块为TW6869采集卡单芯片。本实用新型有效地实现了多路模拟视频接入以及数字信号的高速传输,提高了系统的安全性。

Description

一种基于PCIE总线的多路模拟视频接入系统
技术领域
本实用新型涉及一种多路模拟视频接入系统,尤其是涉及一种基于PCIE总线的多路模拟视频接入系统。
背景技术
目前随着军用计算机的处理速度及总线数据传输速度的进步,为应对复杂的战场环境,军用计算机对多路模拟视频的需求越来越迫切。多路模拟视频数据的采集、传输对计算机总线技术提出了越来越高的要求。传统的视频接入常使用PCI总线,而PCI总线的速率有限,导致只能接入1路最多2路模拟视频。
且PCI总线作为传统的计算机内部并行总线,需要更多的硬件引脚;虽然其理论带宽峰值可以达到133MB/s,但它使用共享总线拓扑结构,总线带宽在多个设备间共享,这使得占用大量带宽的设备会剥夺同一共享总线上的其他设备带宽,设备与设备之间总线竞争导致每个设备实际所占用的带宽十分有限。
实用新型内容
本实用新型的目的在于克服现有技术的缺陷,提供一种提高信号传输速率的基于PCIE总线的多路模拟视频接入系统。
为实现上述目的,本实用新型提出如下技术方案:一种基于PCIE总线的多路模拟视频接入系统,包括视频采集处理模块、CPU模块和显示模块,所述视频采集处理模块的输入端接入多路模拟视频信号,输出端通过PCIE总线与CPU模块的输入端相连,进行双向通信;所述CPU模块的输出端与显示模块相连,进行双向通信;所述视频采集处理模块为TW6869采集卡单芯片。
优选地,所述模拟视频信号为NTSC或PAL或SECAM制式模拟视频信号。
优选地,所述视频采集处理模块包括多通道视频编码器、视频DMA控制器、信号处理模块和PCIE物理层,所述多通道视频编码器的输入端接入所述多路模拟视频信号,输出端与视频DMA控制器的输入端双向通信;所述视频DMA控制器的输出端与信号处理模块的输入端双向通信,所述信号处理模块的输出端与PCIE物理层的输入端双向通信;所述PCIE物理层的输出端通过所述PCIE总线与所述CPU模块相连。
优选地,所述多通道视频编码器为4通道视频编码器。
优选地,所述多路模拟视频信号由多路摄像头采集得到。
优选地,所述多路模拟视频信号不少于16路。
优选地,所述视频采集处理模块还包括多通道音频编码器和音频DMA控制器,所述多通道音频编码器的输入端接入多路模拟音频信号,输出端与所述音频DMA控制器的输入端双向通信;所述音频DMA控制器的输出端与所述信号处理模块的输入端双向通信,所述信号处理模块的输出端与所述PCIE物理层的输入端双向通信;所述PCIE物理层的输出端通过所述PCIE总线与所述CPU模块相连。
优选地,所述多路模拟音频信号为8路模拟音频信号,所述多通道音频编码器为8通道音频编码器。
优选地,所述CPU模块的输出端通过LVDS总线与显示模块相连。
本实用新型的有益效果是:本系统采用TW6869视频处理芯片做模拟视频数据采集和处理,以PCIE总线作为内部总线进行数据传输,最终实现多路模拟视频信号在显示模块的显示等功能,有效地实现了多路模拟视频接入以及数字信号的高速传输,提高了系统的安全性,为提高视频数据的传输带宽和可靠性提供了更好的解决方案。
附图说明
图1是本实用新型系统的工作原理示意图;
图2是本实用新型TW6869芯片结构示意图。
具体实施方式
下面将结合本实用新型的附图,对本实用新型实施例的技术方案进行清楚、完整的描述。
本实用新型所揭示的一种基于PCIE总线的多路模拟视频接入系统,完成了多路模拟视频信号的采集和处理,并通过PCIe总线与CPU模块进行高速数据传输,最终实现多路模拟视频信号在显示模块的显示,为提高视频数据的传输带宽和可靠性提供了更好的解决方案。
结合图1所示,本实用新型所揭示的一种基于PCIE总线的多路模拟视频接入系统,包括视频采集处理模块、CPU模块和显示模块,其中,视频采集处理模块的输入端接入多路模拟视频信号,实施时,多路模拟视频信号可分别由多路摄像头采集得到。本实施例中为16路模拟视频信号。
视频采集处理模块的输出端通过PCIE总线与CPU模块的输入端相连,进行双向通信,用于对接入的多路模拟视频信号进行模数(A/D)转换和数字信号编解码成数字信号,并将经视频采集处理模块处理后的数字视频信号通过PCIE总线传输给CPU模块。具体地,实施时,视频采集处理模块可采用TW6869视频处理芯片。
结合图2所示,本实施例中,视频采集处理模块具体包括多通道视频编码器、视频DMA控制器、信号处理模块和PCIE物理层,其中,多通道视频编码器的输入端接入多路模拟视频信号,本实施例中,多通道视频编码器为4通道视频编码器,接入上述16路模拟视频信号,输出端与视频DMA(DirectMemoryAccess,直接存储器访问)控制器的输入端双向通信;视频DMA控制器的输出端与信号处理模块的输入端双向通信,信号处理模块的输出端与PCIE物理层的输入端双向通信;PCIE物理层的输出端通过PCIE总线与CPU模块相连。
进一步地,视频采集处理模块还可以对多路模拟音频进行处理,也就是说,其具体还包括:多通道音频编码器和音频DMA控制器,其中,多通道音频编码器的输入端接入多路模拟音频信号,本实施例中,多通道视频编码器为8通道音频编码器,可接入8路模拟音频信号,输出端与音频DMA控制器的输入端双向通信;音频DMA控制器的输出端与所述信号处理模块的输入端双向通信,信号处理模块的输出端与PCIE物理层的输入端双向通信;PCIE物理层的输出端通过PCIE总线与CPU模块相连。
其中,视频部分:16路模拟视频通过4通道视频解码器完成模拟视频的A/D转换和数字信号编解码处理,然后进行视频格式处理及运动画面稳定等处理,图像流数据通过FIFO(First Input First Output,先入先出队列)缓存(图未示)进入视频DMA控制器;视频DMA控制器控制内存直接存取图像流数据,可支持数据流量较大的视频信息。音频部分:8路模拟音频通过8通道音频ADC编解码器完成模拟音频的A/D转换和数字信号编解码处理。音频DMA控制器控制内存直接存取音频流数据,可支持数据流量较大的音频信息。完成音频、视频的处理后,芯片可以通过PCIE总线与CPU进行数据交互。
视频采集处理模块采用的TW6869视频处理芯片具有以下性能特点:1、支持NTSC(National Television Standards Committee,国家电视标准委员会)/PAL(PhaseAlteration Line,逐行倒相)/SECAM(Sequentiel Couleur AMemoire,按顺序传送彩色与存储)制式模拟视频信号的输入,也就是说,视频采集处理模块接收的多路模拟视频信号可以是NTSC或PAL或SECAM制式模拟视频信号。2、内置高性能DMA视频控制器,可支持最高4路实时模拟视频输入或最高16路非实时模拟视频输入,也就是说,上述多路模拟视频信号可以是4路实时模拟视频信号输入或最高16路非实时模拟视频信号输入。4、内置高性能DMA音频控制器,可支持最高8路模拟音频输入。
优选地,本实用新型的视频采集处理模块的输出端通过PCIE总线与CPU模块相连,与PCI总线相比,PCIE总线属于串行总线,引脚少,采用基于数据包的协议进行事务编码。每个传输通道独享带宽,硬件接口简单,采用点对点互联,数据分通道传输模式即PCIE总线的x1、x2、x4、x8、x12、x16和x32多通道连接,x1的单向传输理论带宽即可达到250Mb/s,用户可以根据实际需要将PCIE链路配置为x1、x2、x4、x8、x16和x32的信道带宽,从而给信号传输更大的速率,总数据速率在理论上可以达到32Gb/s,所以可大大提高数据传输速率。
CPU模块的输出端与显示模块相连,进行双向通信,用于将经PCIE总线传输过来的视频信号传输给显示模块显示。实施时,CPU可采用intel公司的i7处理器,通过PCIE总线挂接TW6869芯片。显示模块可采用15寸液晶屏,视频信息由CPU模块通过LVDS(Low-VoltageDifferential Signaling低电压差分信号)总线传送给显示模块。
本实用新型克服原有视频接入及数据传输的缺点,完成多路模拟视频的接入,并通过PCIE总线进行高速数据传输,可以满足越来越高视频采集与处理的需求,且提高了系统的安全性,该模拟视频采集系统可以广泛应用于各种视频接入需求中。
本实用新型的技术内容及技术特征已揭示如上,然而熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰,因此,本实用新型保护范围应不限于实施例所揭示的内容,而应包括各种不背离本实用新型的替换及修饰,并为本专利申请权利要求所涵盖。

Claims (9)

1.一种基于PCIE总线的多路模拟视频接入系统,其特征在于,其包括视频采集处理模块、CPU模块和显示模块,所述视频采集处理模块的输入端接入多路模拟视频信号,输出端通过PCIE总线与CPU模块的输入端相连,进行双向通信;所述CPU模块的输出端与显示模块相连,进行双向通信;所述视频采集处理模块为TW6869采集卡单芯片。
2.根据权利要求1所述的基于PCIE总线的多路模拟视频接入系统,其特征在于,所述模拟视频信号为NTSC或PAL或SECAM制式模拟视频信号。
3.根据权利要求1所述的基于PCIE总线的多路模拟视频接入系统,其特征在于,所述视频采集处理模块包括多通道视频编码器、视频DMA控制器、信号处理模块和PCIE物理层,所述多通道视频编码器的输入端接入所述多路模拟视频信号,输出端与视频DMA控制器的输入端双向通信;所述视频DMA控制器的输出端与信号处理模块的输入端双向通信,所述信号处理模块的输出端与PCIE物理层的输入端双向通信;所述PCIE物理层的输出端通过所述PCIE总线与所述CPU模块相连。
4.根据权利要求3所述的基于PCIE总线的多路模拟视频接入系统,其特征在于,所述多通道视频编码器为4通道视频编码器。
5.根据权利要求1所述的基于PCIE总线的多路模拟视频接入系统,其特征在于,所述多路模拟视频信号由多路摄像头采集得到。
6.根据权利要求1所述的基于PCIE总线的多路模拟视频接入系统,其特征在于,所述多路模拟视频信号不少于16路。
7.根据权利要求3所述的基于PCIE总线的多路模拟视频接入系统,其特征在于,所述视频采集处理模块还包括多通道音频编码器和音频DMA 控制器,所述多通道音频编码器的输入端接入多路模拟音频信号,输出端与所述音频DMA控制器的输入端双向通信;所述音频DMA控制器的输出端与所述信号处理模块的输入端双向通信,所述信号处理模块的输出端与所述PCIE物理层的输入端双向通信;所述PCIE物理层的输出端通过所述PCIE总线与所述CPU模块相连。
8.根据权利要求7所述的基于PCIE总线的多路模拟视频接入系统,其特征在于,所述多路模拟音频信号为8路模拟音频信号,所述多通道音频编码器为8通道音频编码器。
9.根据权利要求1所述的基于PCIE总线的多路模拟视频接入系统,其特征在于,所述CPU模块的输出端通过LVDS总线与显示模块相连。
CN201921063360.0U 2019-07-09 2019-07-09 一种基于pcie总线的多路模拟视频接入系统 Expired - Fee Related CN210274303U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921063360.0U CN210274303U (zh) 2019-07-09 2019-07-09 一种基于pcie总线的多路模拟视频接入系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921063360.0U CN210274303U (zh) 2019-07-09 2019-07-09 一种基于pcie总线的多路模拟视频接入系统

Publications (1)

Publication Number Publication Date
CN210274303U true CN210274303U (zh) 2020-04-07

Family

ID=70048043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921063360.0U Expired - Fee Related CN210274303U (zh) 2019-07-09 2019-07-09 一种基于pcie总线的多路模拟视频接入系统

Country Status (1)

Country Link
CN (1) CN210274303U (zh)

Similar Documents

Publication Publication Date Title
CN208971624U (zh) 车载摄像系统
CN107249101A (zh) 一种高分辨率图像采集与处理装置
CN101516015B (zh) 多路视频数据采集处理和传输的方法
CN105611295A (zh) 一种在soc上实现视频采集压缩传输的系统和方法
CN109743515A (zh) 一种基于软核平台的异步视频融合叠加系统及方法
WO2014079303A1 (zh) 一种视频多画面合成方法、装置和系统
CN210807465U (zh) 一种多功能视频转换器
CN107566770B (zh) 基于PCIe和HDMI的PG信号传输控制装置和方法
CN102118289B (zh) Ieee1394接口的实时图像分割处理系统与高速智能统一总线接口方法
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
CN101404732B (zh) 数字图像采集系统
CN205375584U (zh) 一种计算机内独立图像采集系统
CN104796653B (zh) 基于fpga实现的在lpdt模式下传输mipi信号的方法和装置
CN210274303U (zh) 一种基于pcie总线的多路模拟视频接入系统
CN204598150U (zh) 一种基于fpga的3×3高清视频矩阵切换装置
CN206431607U (zh) 一种lcd驱动电路系统
CN204929022U (zh) 一种可回显高清视频信号的视频拼接处理器
CN101969552B (zh) 一种视频数据并行处理系统及其方法
CN105430297A (zh) 多视频格式向iidc协议视频格式转换的自动控制系统
CN203632764U (zh) Camera link数据转换器
CN202679478U (zh) 数字图像采集与处理平台
CN202261526U (zh) 一种视频增强装置
CN114866733A (zh) 一种低延迟视频处理方法、系统及装置
CN205584318U (zh) 一种usb高清会议摄像机
CN202563495U (zh) 一种dma传输装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200407

Termination date: 20200709

CF01 Termination of patent right due to non-payment of annual fee