CN202679478U

CN202679478U - 数字图像采集与处理平台

Info

Publication number: CN202679478U
Application number: CN 201220240430
Authority: CN
Inventors: 李世军; 龚军辉; 黄峰; 冯帅师; 刘培; 邓永鹏; 杨亚超
Original assignee: Hunan Institute of Engineering
Current assignee: Hunan Institute of Engineering
Priority date: 2012-05-25
Filing date: 2012-05-25
Publication date: 2013-01-16
Anticipated expiration: 2022-05-25

Abstract

本实用新型公开了一种数字图像采集与处理平台。本实用新型包括中央处理器DSP和第二处理器CPLD，图像采集板接口电路将采集到的模拟视频信号传输给中央处理器DSP进行数字图像数据处理；中央处理器DSP和第二处理器CPLD连接有SDRAM存储器和/或FLASH存储器以及LCD液晶显示屏；中央处理器DSP设有JTAG接口电路、电源监控电路、复位电路，并通过PCI总线与PC机连接；第二处理器CPLD对整个系统的时序和地址译码进行控制，包括存储器扩展接口电路、液晶显示屏接口电路和图像采集板接口电路的控制。本实用新型能完成视频图像信号的采集、处理、存储等系列功能，可以在不需要修改硬件的基础上应用于较为广泛的便携式图像处理场合。

Description

数字图像采集与处理平台

技术领域

本实用新型属于视频信号处理装置，具体涉及一种数字图像采集与处理平台。

背景技术

随着计算机技术、电子技术和通信技术的发展，数字图像处理技术在计算机和便携式系统中的应用越来越广泛。例如在可视电话、数码相机、数字电视、图像监控、照相手机、视频会议等场合都得到了更深的应用。实现与应用数字图像处理的方式一般可分为三类：第一种是纯软件方法，独立使用计算机，通过软件的方法实现数字图像处理，采用这种方法的优点是系统资源（软硬件资源）丰富，处理效果好，但是由于不能脱离计算机，缺乏灵活性，尤其是不能适应于便携式处理场合；第二种是硬件实现方法，采用基于专用的VLSI（VeryLarge Scale I ntegration，超大规模集成电路）实现，例如基于FPGA（Field－Programmable Gate Array，现场可编程门阵列的方式）处理算法纯硬件实现，并行处理速度高，可实现高速处理，如实现JPEG（Joint PhotographicExperts Group，联合图像专家小组）压缩算法的CL550、STII14、LS4702，实现MPEG（Moving Pictures Experts Group/Motin Pictures Experts Group，动态图像专家组）的CL950、STI3500等芯片。此类方法十分有效，因为可以针对专门算法进行高度优化，同时可以控制将系统的开销降为最低，其缺点在于系统中有大量的专用模块，当算法需要修改时，便无法适应新的需要，只能重新设计；第三种方法是软硬结合方法，其典型代表是DSP（Digital SignalProcessing，数字信号处理器）在数字图像处理领域的应用，这种方法以DSP为核心辅以少量外围器件构成一个数字图像处理硬件平台，在此基础上通过软件方法实现数字图像处理。

发明内容

本实用新型的目的在于提供一种基于DSP+CPLD（ComplexProgrammable Logic Device，复杂可编程逻辑器件）的数字图像采集与处理平台。

本实用新型的目的是通过如下的技术方案来实现的：该数字图像采集与处理平台，它包括中央处理器DSP和第二处理器CPLD，图像采集板接口电路包括模拟视频解码和A/D转换器以及FIFO缓存，图像采集板接口电路将采集到的模拟视频信号传输给中央处理器DSP进行数字图像数据处理；中央处理器DSP和第二处理器CPLD连接有SDRAM存储器和/或FLASH存储器以及LCD液晶显示屏；中央处理器DSP设有JTAG接口电路、电源监控电路、复位电路，并通过PCI总线与PC机连接；第二处理器CPLD对整个系统的时序和地址译码进行控制，包括存储器扩展接口电路、液晶显示屏接口电路和图像采集板接口电路的控制。

更具体地说，所述模拟视频解码和A/D转换器采用SAA7113芯片，所述FIFO缓存采用AL422B芯片。

所述第二处理器CPLD采用Lattice公司的ispLSI2064VE。

所述中央处理器DSP采用TI公司的TMS320VC5416DSP。

本实用新型能完成视频图像信号的采集、处理、存储等系列功能，可作为图像处理的一个通用平台，系统可以在不需要修改硬件的基础上应用于较为广泛的便携式图像处理场合，只需对其中的算法模块进行修改和扩充即可。通过实验证明，本实用新型平台能以25帧/S的速度采集动态图像，完全能满足实时视频处理的要求。

附图说明

图1是本实用新型的原理结构框图。

图2是本实用新型实施例的DSP、CPLD与图像采集板的接口图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步详细的描述。

参见图1，本实用新型包括中央处理器DSP 1和第二处理器CPLD 2，图像采集板接口电路4包括模拟视频解码和A/D转换器以及FIFO缓存，图像采集板接口电路4将采集到的模拟视频信号3传输给中央处理器DSP 1进行数字图像数据处理。以中央处理器DSP 1为核心扩展了SDRAM存储器5和FLASH存储器6、还有JTAG（Joint Test Action Group，联合测试行为组织）接口电路8、电源监控电路、复位电路等。第二处理器CPLD 2用于图像采集板接口电路4、LCD液晶显示屏7以及这些外围的时序控制等。在通信接口上采用PCI总线9与PC机通信上传图像。

参见图2，主处理器1即中央处理器DSP采用TMS320VC5416DSP，主要实现对视频数据的处理。存储FIFO、存储SDRAM采用DMA（直接存储传输）方式进行数据传输，以提高数据传输的速率。

图像采集板接口电路4中，包括模拟视频解码和A/D转换器SAA7113芯片和3Mbit先进先出FIFO缓存AL422B芯片。模拟视频解码和A/D转换器芯片SAA7113将模拟视频电视信号（本系统PAL制）数字化，输出为符合CCIR.601标准的数字视频码流。FIFO AL422B作为A/D与DSP之间的数据缓冲，使A/D的转换速度与DSP读取A/D数据的速度匹配。

系统协处理器2即第二处理器CPLD，采用ispLSI2064VE CPLD，作为图像采集板接口电路4中视频A/D对FIFO进行写操作，DSP对FIFO进行读操作的时序控制，以及整个系统的时序控制。如图2所示，将DSP的输出控制信号/PS、/DS、/IS、/IOSTRB、/MSTRB（分别为程序空间、数据空间、I/O空间的选择信号，I/O选通信号和存储器选取通信号）作为CPLD的输入信号。CPLD的输出的主要是各个外围器件控制信号，包括存储器（程序存储器、数据存储器）、视频图像采集板的片选、读写信号等。同时图像采集板与DSP（D0-D7）的数据交换也是通过CPLD（VD0-VD7）进行的，以避免由DSP直接控制产生过多的等待周期。

图2中，CCD摄像头的模拟视频信号输入到图像采集板进行视频解码，并进行A/D模数转换，转换出的数据缓存在FIFO中。

在进行模拟视频信号解码时是采用专用的模拟视频信号解码器SAA7113，SAA7113视频解码器是双通道模拟预处理电路、自动钳位和增益控制电路、时钟产生电路、数字多标准解码器、亮度／对比度／饱和度控制电路、彩色空间矩阵的组合，是一款功能完善的视频处理器。SAA7113接收CVBS（复合视频）或S-video模拟视频输入，可以自动将PAL、SECAM、NTSC模式的彩色视频信号解码为CCIR-60l／656兼容的彩色数字分量值，器件功能通过I2C接口控制。这样图像采集过程可以全部在后台完成，基本上不需要CPU的干预，可以节约大量的CPU时间。但是这样设计有一个难点：由模拟视频信号解码得出的数字视频信号数据量非常大，而且由于是实时视频信号，所以数据输出速率也非常高；但是相反，DSP外部存储器接口的读出速率却比较慢。为了解决这个问题，此板采取的是高速3Mbit FIFO（数据先进先出），对数据进行暂存以缓解速度上的差异，即采用FIFO来暂存N行图像数据，视频解码器直接向FIF0中写入图像数据。当FIFO中写入了N行图像数据后，由CPLD向DSP发出中断请求；同时，DSP接到中断请求后，启动采集将N行图像数据从FIFO中读入到其外部SDRAM中存放。这样在采集的同时，DSP就可以读取已采集的N行数据，而不必等待一帧图像数据采集完成。这样提高DSP的处理效率。CPLD主要控制解码器向FIFO中写入数据以及DSP从FIFO中读出数据。系统可以采集到一帧图像的尺寸为320（点/行）×240（行），从SA7113输出的是4:2:2的YcrCb数据格式，一个像素用2个字节表示，一个字节表示Y，另一个字节为Cb和Cr，那么总的数据量为320×240×2=150KB。对于亮度信号，每个像素Y占一个字节，一行共320个字节，用320个存储单元存储一行的Y数据，对于色度信号Cb，一行共320点，每两个像素共用一个色度信号Cb，占一个字节，共160个字节，用160个字节单元存放一行的数据，对于色度信号Cr，存储格式与Cb一样。这样一帧图像数据需要的的缓冲区大小为：320×240+160×240×2=150KB。对此扩展了两片521K×16bit的SDRAM，共1M，而且选用了具有3Mbit的FIFO来缓冲数据。

本实用新型采用“DSP+CPLD”的方案，将图像的采集与数据的处理分而治之，充分利用了TMS320VC5416DSP进行高速数值运算的优势,同时还能够对图像采集板进行灵活的控制，因此本实用新型的实用价值显著。本实用新型以连续运行可采集连续动态图像，一幅320×240的彩色图像，需要由DSP启动图像采集板一次，每秒钟可采集、显示达25帧，完全能满足实时视频处理的要求。该系统可以作为一个通用的视频图像采集压缩处理平台，在该平台上可以实现JPEG，JPEG2000，H.263，MPEG-2等多种多媒体压缩标准。

Claims

1.一种数字图像采集与处理平台，其特征在于：它包括中央处理器DSP和第二处理器CPLD，图像采集板接口电路包括模拟视频解码和A/D转换器以及FIFO缓存，图像采集板接口电路将采集到的模拟视频信号传输给中央处理器DSP进行数字图像数据处理；中央处理器DSP和第二处理器CPLD连接有SDRAM存储器和/或FLASH存储器以及LCD液晶显示屏；中央处理器DSP设有JTAG接口电路、电源监控电路、复位电路，并通过PCI总线与PC机连接；第二处理器CPLD对整个系统的时序和地址译码进行控制，包括存储器扩展接口电路、液晶显示屏接口电路和图像采集板接口电路的控制。

2.根据权利要求1所述的数字图像采集与处理平台，其特征在于：所述模拟视频解码和A/D转换器采用SAA7113芯片，所述FIFO缓存采用AL422B芯片。

3.根据权利要求1或2所述的数字图像采集与处理平台，其特征在于：所述第二处理器CPLD采用Lattice公司的ispLSI2064VE。

4.根据权利要求3所述的数字图像采集与处理平台，其特征在于：所述中央处理器DSP采用TI公司的TMS320VC5416DSP。