CN210157212U - 一种调幅信号处理实验电路 - Google Patents

Abstract

本实用新型公开了一种调幅信号处理实验电路，包括用于接收AM信号源的低噪声放大电路，低噪声放大电路的信号输出端连接混频电路的第一信号输入端，混频电路的第二信号输入端连接用于生成本振信号的直接数字式频率合成器，混频电路的信号输出端连接中频放大电路的信号输入端，中频放大电路信号输出端依次连接AM解调电路和基带放大电路，基带放大电路的信号输出端连接至外部的信号接收装置；本实用新型采用基于DDS的调制电路，其具有更好的系统再现性和稳定性，克服了模拟硬件，信号处理功能的不确定性。

Description

一种调幅信号处理实验电路

【技术领域】

本实用新型属于接收信号调制设备技术领域，尤其涉及一种调幅信号处理实验电路。

【背景技术】

信号调制是使一种波形的某些特性按另一种波形或信号而变化的过程或处理方法。在无线电通信中，利用电磁波作为信息的载体。信息一般是待传输的基带信号(即调制信号)，其特点是频率较低、频带较宽且相互重叠，为了适合单一信道传输，必须进行调制。所谓调制，就是将待传输的基带信号(调制信号) 加载到高频振荡信号上的过程，其实质是将基带信号搬移到高频载波上去，也就是频谱搬移的过程，目的是把要传输的模拟信号或数字信号变换成适合信道传输的高频信号。

信号调制是各种通信系统的重要基础，也广泛用于广播、电视、雷达、测量仪等电子设备，最简单的调制方式是振幅调制，振幅调制是通过调制信号控制载波的振幅，使载波随调制信号线性变化并保持其频率不变，最终实现传送信息的目的。

然而，现有的模拟调制方法一般通过LC振荡器电路和晶体管对载波进行调制，具有稳定性差和难再现性，信号处理功能不确定性。

【实用新型内容】

本实用新型的目的是提供一种调幅信号处理实验电路，采用基于DDS的调制电路来代替LC振荡器电路和晶体管调整，增加电路的稳定性。

本实用新型采用以下技术方案：一种调幅信号处理实验电路，包括用于接收 AM信号源的低噪声放大电路，低噪声放大电路的信号输出端连接混频电路的第一信号输入端，混频电路的第二信号输入端连接用于生成本振信号的直接数字式频率合成器，混频电路的信号输出端连接中频放大电路的信号输入端，中频放大电路信号输出端依次连接AM解调电路和基带放大电路，基带放大电路的信号输出端连接至外部的信号接收装置。

进一步地，混频电路包括混频器AD831芯片及其外围电路；

混频器AD831芯片的第六引脚依次串联电容C5和电容C6后连接低噪声放大电路的信号输出端；

混频器AD831芯片的第十引脚串联电容C10后连接直接数字式频率合成器的信号输出端；

混频器AD831芯片的第十六引脚连接电阻R5后接到J1接口的第一端角， J1接口的第三端角连接至中频放大电路的信号输入端。

进一步地，低噪声放大电路包括运算放大器OPA842芯片及其外围电路；

运算放大器OPA842芯片的第三引脚为信号输入引脚，用于连接AM信号源；

运算放大器OPA842芯片的第六引脚为信号输出引脚，该引脚串联电阻R9 后连接至混频电路的第一信号输入端。

进一步地，中频放大电路包括放大器OPA695芯片、ADM8367芯片及其外围电路；

放大器OPA695芯片第三引脚连接混频电路的信号输出端；

放大器OPA695芯片第六引脚连接ADM8367芯片的第三引脚；

ADM8367芯片的第十引脚串联电容C27后接AM解调电路的信号输入端。

进一步地，AM解调电路包括接口P2，接口P2用于连接中频放大电路的信号输出端，接口P2还依次串联电容C28、二极管D1后连接至基带放大电路的信号输入端。

进一步地，基带放大电路包括LT1677芯片及其外围电路；

LT1677芯片的第三引脚串联电容C33后接接口P4，接口P4用于连接AM 解调电路的信号输出端；

LT1677芯片的第六引脚连接电容C32后接接口P3，接口P3连接至外部的信号接收装置。

本实用新型的有益效果是：本发明与传统模拟调制相比，采用基于DDS的调制电路(即混频电路和和直接数字式频率合成器)，其具有更好的系统再现性和稳定性，克服了传统硬件(即LC振荡器电路和晶体管电路)，信号处理功能的不确定性，用软件调整代替硬件调整利于电路整体优化，能够将一个调幅度为 50％的AM信号依次经过低噪声放大器电路、混频电路、中频放大电路、AM解调电路、基带放大电路后输出一个频率为500Hz～6KHz的解调信号。

【附图说明】

图1为本实用新型实施例中的电路原理框图；

图2为本实用新型实施例中低噪声放大电路的原理图；

图3为本实用新型实施例中混频电路的原理图；

图4为本实用新型实施例中中频放大电路的部分原理图；

图5为本实用新型实施例中中频放大电路的另一部分原理图；

图6为本实用新型实施例中AM解调电路的原理图；

图7为本实用新型实施例中基带放大电路的原理图。

其中：1.AM信号源；2.低噪声放大电路；3.单片机；4.直接数字式频率合成器；5.混频电路；6.中频放大电路；7.AM解调电路；8.基带放大电路。

【具体实施方式】

下面结合附图和具体实施方式对本实用新型进行详细说明。

本实用新型公开了一种调幅信号处理实验电路，如图1所示，包括用于接收 AM信号源1的低噪声放大电路2，低噪声放大电路2的信号输出端连接混频电路5的第一信号输入端，混频电路5的第二信号输入端连接用于生成本振信号的直接数字式频率合成器4，混频电路5的信号输出端连接中频放大电路6的信号输入端，中频放大电路6信号输出端依次连接AM解调电路7和基带放大电路8，基带放大电路8的信号输出端连接至外部的信号接收装置。

本实用新型实施例通过低噪声放大电路2将AM信号源1的信号进行放大，并由单片机3控制直接数字式频率合成器4生成本振信号，将放大后的AM信号和本振信号进行频率变换，使输出的载频变成固定的中频信号，再经过中频放大电路6放大以及AM解调电路7解调后进行放大发出。

本实用新型实施例采用基于DDS的调制电路(即混频电路和和直接数字式频率合成器)，其具有更好的系统再现性和稳定性，克服了模拟硬件(即LC振荡器电路和晶体管电路)，信号处理功能的不确定性，用软件调整代替硬件调整利于电路整体优化，能够将一个调幅度为50％的AM信号依次经过低噪声放大器电路、混频电路、中频放大电路、AM解调电路、基带放大电路后输出一个频率为 500Hz～6KHz的解调信号。

在本实施例中，如图3所示，混频电路5包括混频器AD831芯片及其外围电路。

混频器AD831芯片的第一引脚连接正电压端VDD和电容C3的一端，电容 C3的另一端再接地，电容C3为0.1uF。

混频器AD831的第二引脚和第三引脚均连接电容C2的一端，电容C2的另一端串联电容C1后分别接混频器AD831的第十九引脚和二十引脚，电容C1和 C2均为85pF。

混频器AD831的第四引脚接地以及电容C4的一端。

混频器AD831的第五引脚连接负电压端VEE和电容C4的另一端，电容C4 为0.1uF。

混频器AD831芯片的第六引脚依次串联电容C5和电容C6后分别连接低噪声放大电路2的信号输出端和电阻R1的一端，电阻R1的另一端接地，且其阻值为51Ω。

混频器AD831的第七引脚串联电容C7后接地，电容C7为0.1uF。

混频器AD831的第八引脚连接负电压端VEE和电容C8的一端，电容C8 的另一端接地，电容C8为0.1uF。

混频器AD831的第九引脚连接正电压端VDD和电容C9的一端，电容C9 的另一端接地，电容C9为0.1uF。

混频器AD831芯片的第十引脚连接电容C10后连接直接数字式频率合成器 4的信号输出端，电容C10为0.1uF。混频器AD831芯片的第十引脚还连接电阻 R2的一端，电阻R2为51Ω。

混频器AD831的第十一引脚和第十三引脚均接地、且均连接电阻R2的另一端。

混频器AD831的第十二引脚连接正电压端VDD和电容C11的一端，电容C11的另一端接地，电容C11为0.1uF。

混频器AD831的第十五引脚连接负电压端VEE和电容C12的一端，电容C12的另一端接地，电容C12为0.1uF。

混频器AD831芯片的第十六引脚分别连接电阻R5和电阻R4的一端，电阻 R5的另一端接到J1接口的第一端角，J1接口的第二端角接地，J1接口的第三端角连接至中频放大电路6的信号输入端。电阻R4的另一端分别连接混频器AD831 芯片的第十七引脚和电阻R3的一端，电阻R3的另一端分别连接混频器AD831 芯片的第十八引脚和接地。其中，电阻R5为100Ω，电阻R4为110Ω，电阻R3 为51Ω。

在该电路中，电容C5、C6组成滤波网络，以保证射频信号的输入。本振信号从第十引脚和第十一引脚输入。电容C3、C4、C8、C9、C11、C12为电源去耦滤波电容，用于降低输出噪声。82pF的电容C1、C2跨接在第二引脚(IFN)、第二十引脚(IFP)作低通滤波器，用于衰减本振信号和射频信号的和频成分。第三引脚与第二引脚、第十九引脚与第二十引脚相连，并将第十六引脚(OUT) 接至第十七引脚(VFB)，可提供单增益。在放大器的输出端即第十六引脚外接一个电阻网络R3、R4并连接至第十七引脚，可改变增益。

本实施例中，如图2所示，低噪声放大电路2包括运算放大器OPA842芯片及其外围电路。

运算放大器OPA842芯片的第二引脚分别连接电阻R7和R8的一端，电阻 R7的另一端接地，电阻R8的另一端接运算放大器OPA842芯片的第六引脚和电阻R9的一端，电阻R9的另一端接混频电路的信号输入端。其中R7为1KΩ， R8为402Ω，R9为50Ω。

运算放大器OPA842芯片的第三引脚为信号输入引脚，用于连接AM信号源 1，且还连接电阻R6的一端，电阻R6的另一端接地，其中R6为50Ω。

运算放大器OPA842芯片的第四引脚分别连接-5V、电容C15的一端和电容 C16的一端，电容C15的另一端和电容C16的另一端均接地。其中，电容C15 和电容C16分别为0.1uF和6.8uF。

运算放大器OPA842芯片的第六引脚为信号输出引脚，该引脚串联电阻R9 后连接至混频电路5的第一信号输入端。

运算放大器OPA842芯片的第七引脚分别接+5V、电容C13的一端和电容 C14的一端，电容C13的另一端和电容C14的另一端均接地。其中，电容C13 为0.1uF，电容C14为6.8uF。

该电路用于放大AM信号，该电路中AM信号从第三引脚输入，第三引脚上的分流电阻R6为匹配测试发生器的源阻抗。第六引脚串联电阻R9为测量设备负载提供匹配电阻。电阻R6、R7、R8、R9构成总反馈网络负载。电容C13、C14、 C15、C16为电源去耦滤波电容，用于实现尽可能低的谐波失真和平滑的频率响应。

本实施例中，如图4、图5所示，中频放大电路6包括放大器OPA695芯片、 ADM8367芯片及其外围电路。

运算放大器OPA695芯片的第二引脚分别连接电阻R11和R12的一端，电阻 R11的另一端接地，电阻R11的另一端接运算放大器OPA695芯片的第六引脚和电阻R13的一端，电阻R13的另一端接ADM8367芯片的第三引脚。其中R11 为56.2Ω，R12为402Ω，R13为50Ω。

运算放大器OPA695芯片的第三引脚为信号输入引脚，用于连接混频电路的信号输出端，且还连接电阻R10的一端，电阻R10的另一端接地，其中R10为 50Ω。

运算放大器OPA695芯片的第四引脚分别连接-5V、电容C19的一端和电容 C20的一端，电容C19的另一端和电容C20的另一端均接地。其中，电容C19 和电容C20分别为0.1uF和6.8uF。

运算放大器OPA695芯片的第六引脚为信号输出引脚，该引脚串联电阻R13 后连接至ADM8367芯片的第三引脚。

运算放大器OPA695芯片的第七引脚分别接+5V、电容C17的一端和电容 C18的一端，电容C17的另一端和电容C18的另一端均接地。其中，电容C17 为0.1uF，电容C18为6.8uF。

放大器OPA695是TI公司具有禁用功能的超宽带低噪声电流反馈运算放大器，其特点是单位增益带宽积较高、压摆率高，适合处理小信号。在该电路中，上级电路的输出信号从第三引脚输入。出于测试目的，输入阻抗设置为50Ω，电阻接地，输出阻抗为50Ω，串联输出电阻。电阻R10、R11、R12、R13构成总反馈网络负载。电容C17、C18、C19、C20为电源去耦滤波电容。

ADM8367芯片的第一引脚、第四引脚、第七引脚、第八引脚和第十四引脚均接地。

ADM8367芯片的第二引脚分别连接电容C23的一端、电阻R14的一端、电阻R15的一端和正电压端VCC，电容C23的另一端接地。其中电容C23为1uF，电阻R14为4.7Ω，电阻R15为4.7Ω。

ADM8367芯片的第三引脚接运算放大器OPA695芯片的第六引脚。

ADM8367芯片的第五引脚和第六引脚均接GAIN接口，还均连接电容C21 的一端，电容C21的另一端接地。其中，电容C21为0.1uF。

ADM8367芯片的第九引脚接电容C22的一端，电容C22的另一端接地。启动电容C22为10nF。

ADM8367芯片的第十引脚串联电容C27后接AM解调电路7的信号输入端, 电容C27为0.1uF。

ADM8367芯片的第十一引脚分别连接电阻R15的另一端和电容C26的一端，电容C26的另一端接地。

ADM8367芯片的第十二引脚分别连接电阻R14的另一端和电容C25的一端，电容C25的另一端接电阻R16的一端并接地，电阻R16的另一端通过电容 C24后连接ADM8367芯片的第十三引脚。其中，电容C25为0.1uF，电阻R16 为100Ω，电容C24为10nF。

该实施例中的AD8367芯片是一款高性能的45dB可变增益放大器，使用先进的X-AMP结构，具有优异的增益控制特性，其增益响应的范围、平滑性和准确度都非常理想，适合作为中频压控增益放大器。

在本实用新型实施例中，如图6所示，AM解调电路7包括接口P2，接口 P2用于连接中频放大电路6的信号输出端，接口P2还依次串联电容C28、二极管D1后连接至基带放大电路8的信号输入端。

接口P2的SMB端口接地，电容C28和二极管D1的正电极均连接二极管 D2的负电极，二极管D2的正电极接地，二极管D1的负电极还连接电阻R17的一端和电容C29的一端，电阻R17的另一端和电容C29的另一端均接地。其中，电容C28为1nF，电容C29为220uF，电阻R17为10KΩ。

该AM解调电路采用二极管包络检波，二极管包络检波电路结构简单，不需要加同步信号，若检波结果不理想对RC电路进行调节即可很快得到结果。

本实施例中，如图7所示，基带放大电路8包括LT1677芯片及其外围电路。

LT1677芯片的第二引脚分别连接电阻R18的一端和电阻R19的一端，电阻 R18的另一端分别连接电容C32的一端和LT1677芯片的第六引脚，电容C32的另一端接外部的信号接收装置。电阻R19的另一端分别连接电容C30的一端、电容C31的一端和接地端，电容C30的另一端和电容C31的另一端分别连接接口P1的第三端角和LT1677芯片的第七引脚。其中，电阻R18为10KΩ，电阻 R19为1KΩ，电容C32为100uF，电容C31为1nF，电容C30为100nF。

LT1677芯片的第三引脚串联电容C33后接接口P4，接口P4用于连接AM 解调电路7的信号输出端，接口P4的SMB端接地，电容C33为100uF。

LT1677芯片的第四引脚分别连接电容C34的一端、电容C35的一端和接口 P1的第一端角，电容C34的另一端和电容C35的另一端均接地，接口P1的第二端角接地。其中，电容C34为100nF，电容C35为1nF。

LT1677芯片的第六引脚连接电容C32后接接口P3，接口P3连接至外部的信号接收装置。

在本实用新型实施例中，单片机3型号为STC51，直接数字式频率合成器4 选用型号为AD9850。由单片机3控制的用于产生本振信号的直接数字式频率合成器4，低噪声放大电路2和直接数字式频率合成器4连接至混频电路5，混频电路5将AM信号和本振信号进行频率变换，使输出信号的载频变成固定的中频信号；混频电路5再连接至中频放大电路6，中频放大电路6用于放大中频信号，使中频信号的电压幅度满足后级包络检波器对信号幅度的要求；中频放大电路6 再接至AM解调电路7，AM解调电路7能从输入的调幅波中还原调制信号，将频带信号变为基带信号。AM解调电路7再连接至基带放大电路8，基带放大电路8对AM解调电路7输出的信号进行幅度放大后发送至外部的信号接收装置。

Claims (4)

1.一种调幅信号处理实验电路，其特征在于，包括用于接收AM信号源(1)的低噪声放大电路(2)，所述低噪声放大电路(2)的信号输出端连接混频电路(5)的第一信号输入端，所述混频电路(5)的第二信号输入端连接用于生成本振信号的直接数字式频率合成器(4)，所述混频电路(5)的信号输出端连接中频放大电路(6)的信号输入端，所述中频放大电路(6)信号输出端依次连接AM解调电路(7)和基带放大电路(8)，所述基带放大电路(8)的信号输出端连接至外部的信号接收装置；

所述混频电路(5)包括混频器AD831芯片及其外围电路；

所述混频器AD831芯片的第六引脚依次串联电容C5和电容C6后连接所述低噪声放大电路(2)的信号输出端；

所述混频器AD831芯片的第十引脚串联电容C10后连接所述直接数字式频率合成器(4)的信号输出端；

所述混频器AD831芯片的第十六引脚连接电阻R5后接到J1接口的第一端角，所述J1接口的第三端角连接至所述中频放大电路(6)的信号输入端；

所述低噪声放大电路(2)包括运算放大器OPA842芯片及其外围电路；

所述运算放大器OPA842芯片的第三引脚为信号输入引脚，用于连接所述AM信号源(1)；

所述运算放大器OPA842芯片的第六引脚为信号输出引脚，该引脚串联电阻R9后连接至所述混频电路(5)的第一信号输入端。

2.如权利要求1所述的一种调幅信号处理实验电路，其特征在于，所述中频放大电路(6)包括放大器OPA695芯片、ADM8367芯片及其外围电路；

所述放大器OPA695芯片第三引脚连接所述混频电路(5)的信号输出端；

所述放大器OPA695芯片第六引脚连接所述ADM8367芯片的第三引脚；

所述ADM8367芯片的第十引脚串联电容C27后接所述AM解调电路(7)的信号输入端。

3.如权利要求1或2所述的一种调幅信号处理实验电路，其特征在于，所述AM解调电路(7)包括接口P2，所述接口P2用于连接所述中频放大电路(6)的信号输出端，所述接口P2还依次串联电容C28、二极管D1后连接至所述基带放大电路(8)的信号输入端。

4.如权利要求1或2所述的一种调幅信号处理实验电路，其特征在于，所述基带放大电路(8)包括LT1677芯片及其外围电路；

所述LT1677芯片的第三引脚串联电容C33后接接口P4，所述接口P4用于连接所述AM解调电路(7)的信号输出端；

所述LT1677芯片的第六引脚连接电容C32后接接口P3，所述接口P3连接至外部的信号接收装置。

Images