CN210156419U - 一种倒装led芯片 - Google Patents
一种倒装led芯片 Download PDFInfo
- Publication number
- CN210156419U CN210156419U CN201921078150.9U CN201921078150U CN210156419U CN 210156419 U CN210156419 U CN 210156419U CN 201921078150 U CN201921078150 U CN 201921078150U CN 210156419 U CN210156419 U CN 210156419U
- Authority
- CN
- China
- Prior art keywords
- layer
- led chip
- eutectic
- flip
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型公开了一种倒装LED芯片,其包括:倒装LED芯片本体,所述倒装LED芯片本体表面设有第一钝化层;和设于所述第一钝化层上的第一共晶层和第二共晶层;所述第一共晶层和第二共晶层通过设于所述第一钝化层的孔洞与所述倒装LED芯片本体形成电连接;所述第一共晶层的高度和所述第二共晶层的高度相同,面积相等;所述第一钝化层靠近第二共晶层处设有至少一条沟槽。本实用新型在倒装LED芯片表面的钝化层上设置了沟槽,防止焊接过程中熔化的助焊剂横向扩张;有效防止了电极接通,防止LED芯片漏电失效。同时,这种沟槽也可在后期清理过程中帮助助焊剂快速排出,提升芯片的高温可靠性。
Description
技术领域
本实用新型涉及光电子制造技术领域,尤其涉及一种倒装LED芯片。
背景技术
倒装LED芯片是一种新型LED芯片,其散热性能和光效都比普通正装LED芯片优异。倒装LED芯片的封装于传统正装LED芯片相差较大,实现有效的实现封装是倒装LED芯片产业化的关键内容。在现有技术中,倒装LED芯片封装主要分为两种:第一种为金凸块键合制程,即先将金凸块固定到支架上,且金凸块的固定位置与电极位置相同,而后借由超音波压合,使芯片上的电极与封装支架上的金凸块接合完成电性连结,此法对封装支架要求度低,制程弹性大,但其金凸块用量大,成本高,且芯片对位需要较高之精准度,因此机台昂贵,生产效率不佳,导致整个生产成本过高。第二种为共晶接合制程,以蒸镀或溅镀制程将选定之共晶金属层制作于芯片上,再使用低温助焊剂将芯片预贴合至封装支架上,在高于共晶金属层之熔点下回焊,使芯片与封装支架形成接合,此法优点为金属成本低,生产速度快,对机台对位精度要求相对较低,但要求倒装LED芯片表面共晶金属层有足够的水平度,如果金属层表面有高低差,则会造成共晶空洞率过高,导致共晶不良,进而影响封装良率;此外,由于高温焊接过程中,助焊剂会融入电极隔区,会造成LED芯片漏电失效。
实用新型内容
本实用新型所要解决的技术问题在于,提供一种倒装LED芯片,其有效减少助焊剂残留,防止LED芯片漏电失效;且其表面平整,易于封装。
为了解决上述技术问题,本实用新型提供了一种倒装LED芯片,其包括:
倒装LED芯片本体,所述倒装LED芯片本体表面设有第一钝化层;和
设于所述第一钝化层上的第一共晶层和第二共晶层;
所述第一共晶层和第二共晶层通过设于所述第一钝化层的孔洞与所述倒装LED芯片本体连接;
所述第一共晶层的高度和所述第二共晶层的高度相同,面积相等;
所述第一钝化层靠近第二共晶层处设有至少一条沟槽。
作为上述技术方案的改进,所述第一钝化层上设有一条沟槽;其设于所述第一共晶层与第二共晶层之间的第一钝化层上。
作为上述技术方案的改进,所述第一钝化层上设有四条沟槽;所述沟槽围绕所述第二共晶层设置。
作为上述技术方案的改进,所述沟槽的宽度为5~50μm,深度为10~500nm。
作为上述技术方案的改进,所述沟槽横截面呈方形、锥形、椭圆形或半圆形。
作为上述技术方案的改进,所述第一钝化层的厚度为600~1000nm。
作为上述技术方案的改进,所述倒装LED芯片本体包括:
基板;
设于所述基板上的外延层,所述外延层依次包括第一半导体层、发光层和第二半导体层;
设于所述第二半导体层上的透明导电层;
设于所述透明导电层上的复合反射层;
设于所述复合反射层上的第二钝化层;
设于所述第二钝化层上的第一电极和第二电极;
以及设于所述第一电极和第二电极上的第一钝化层;
所述第一电极通过贯穿所述透明导电层、复合反射层、第二钝化层的多个第一小孔与所述第一半导体层连接;所述第二电极通过设于所述第二钝化层的第二孔洞与所述复合反射层连接。
作为上述技术方案的改进,所述复合反射层包括反射层和设于所述反射层的金属阻挡层;
所述反射层采用PVD法形成,所述金属阻挡层采用磁控溅射工艺形成。
作为上述技术方案的改进,所述金属阻挡层由Ti、Ni、Pt、W、Pd、Rh中的一种制成。
实施本实用新型,具有如下有益效果:
1.本实用新型在倒装LED芯片表面的钝化层上设置了沟槽,防止焊接过程中熔化的助焊剂横向扩张;有效防止了电极接通,防止LED芯片漏电失效。同时,这种沟槽也可在后期清理过程中帮助助焊剂快速排出,提升芯片的高温可靠性。
2.本实用新型的倒装LED芯片将第一电极和第二电极设立在同一平面,使得后期共晶层水平度高,提升了倒装LED芯片的封装良率。
附图说明
图1是本实用新型一实施例中倒装LED芯片的结构示意图;
图2是图1中A-A方向的剖视图;
图3是本实用新型又一实施例中倒装LED芯片的结构示意图;
图4是本实用新型一实施例中倒装LED芯片本体的结构示意图;
图5是图4中A-A方向的剖视图;
图6是图4中B-B方向的剖视图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型作进一步地详细描述。仅此声明,本实用新型在文中出现或即将出现的上、下、左、右、前、后、内、外等方位用词,仅以本实用新型的附图为基准,其并不是对本实用新型的具体限定。
参见图1和图2,本实施例提供一种倒装LED芯片,其包括倒装LED芯片本体1,倒装芯片本体表面设有第一钝化层11;在第一钝化层11设有第一共晶层2和第二共晶层3;第一共晶层2和3高度相同,面积相等,并通过设于两者之间的第一钝化层11实现绝缘;第一共晶层2和第二共晶层3通过设于第一钝化层11的孔洞111与倒装LED芯片本体1形成电连接。在第一钝化层11靠近第二共晶层出设有至少一条沟槽112。沟槽112可防止焊接过程中熔化的助焊剂横向扩张,有效防止了电极接通,防止LED芯片漏电失效。同时,这种沟槽112也可在后期清理过程中帮助助焊剂快速排出,提升芯片的高温可靠性。
具体的,在本实施例之中,第一钝化层11上设有一条沟槽112;其设置在第一共晶层2与第二共晶层3之间的第一钝化层11上,并靠近第二共晶层3。沟槽112在其长度方向上的形状为直线,螺旋线、圆弧线、椭圆线等等;优选的,为直线;直线状的沟槽112易于加工。
在本实用新型的另一实施例之中(如图3所示),第一钝化层11上设有四条沟槽112;其围绕第二共晶层3设置。这种沟槽更加利于防止助焊剂的横向扩散,防止LED芯片漏电失效。
具体的,沟槽112的宽度为5~50μm;当沟槽112宽度<5μm时,无法有效阻止助焊剂的扩散;且后续清洗时,清洗剂难以进入。当其宽度>50μm时,会对第一钝化层11的性能产生较大的影响,且会过分靠近第一共晶层2和第二共晶层3的中间线,影响后期封装顶针位置,提升封装难度。优选的,沟槽的宽度为10~30μm,进一步优选为20~30μm。
具体的,沟槽112的深度为10~500nm;当沟槽112深度<10nm时,其可容纳的助焊剂太少,无法有效阻止助焊剂的扩散,后期清洗时,清洗剂难以进入;当其深度>500nm时,沟槽底部钝化层太薄,会降低LED芯片的可靠性。优选的,沟槽的宽度为100~400nm,进一步优选为150~250nm。
具体的,沟槽112的横截面呈方形、锥形、椭圆形或半圆形;优选的,呈锥形,锥形不仅能够满足沟槽组织助焊剂横向扩散的作用,也能促进清洗剂快速分散,提高后续清洗效率。
具体的,参见图4所示,在本实施例之中,倒装LED芯片本体1包括基板12,依次设于基板上的外延层13、透明导电层14、复合反射层15、第二钝化层16、第一电极17、第二电极18和第一钝化层11。其中,外延层13包括第一半导体层131、发光层132和第二半导体层133;第一电极17通过贯穿透明导电层14、复合发射层15、第二钝化层16的多个第一小孔19与中的第一半导体层131形成电连接;第二电极18通过设于所述第二钝化层16的第二小孔161与复合反射层15形成电连接。本实用新型将第一电极和第二电极设立在同一平面(第一钝化层)上,使得后期共晶层水平度高,提升了倒装LED芯片的封装良率。
具体的,衬底12选用蓝宝石或SiC或尖晶石,但不限于此;外延层13为GaN基外延层;具体的,第一半导体层131为N型氮化镓层,第二半导体层133为P型半导体层;但不限于此。
具体的,透明导电层14可为ITO层、AZO层、GZO层等,但不限于此。优选的,在本实施例之中,透明导电层14为ITO层,其透光率较高,可有效降低光的损失;且ITO层电阻小,有利于电流扩展,防止电流拥堵现象,提升量子效率。其中,透明导电层的厚度为优选为此厚度范围的透明导电层具有较良好的导电能力(太薄则导电能力弱),也可以有效防止吸收过多光。(太厚则透光率低)
具体的,复合发射层15包括反射层151和设于发射层15上的金属阻挡层152。反射层151的材质为Ag,其可有效接收并反射发光层132发出的光线;金属阻挡层152采用Ti、Ni、Pt、W、Pd、Rh、TiW中的一种制成;优选的,选用TiW,金属阻挡层152可对反射层151形成良好的保护。其中,反射层采用PVD法形成,金属阻挡层152采用磁控溅射工艺形成,采用此工艺形成的金属阻挡层致密度高,膜层细致,可耐高温,能够对反射层151形成完善的保护。
具体的,在本实施之中,将第一电极17和第二电极18均设立在第一钝化层16上,使得第一电极17和第二电极18等高;有助于后期共晶层等高,大幅降低倒装LED芯片的封装难度。
其中,参见图5,第一电极17通过贯穿透明导电层14、复合发射层15、第二钝化层16的多个第一小孔19与中的第一半导体层131形成电连接。在LED芯片上设有多个均匀分布的第一小孔19,以增强第一电极17与第一半导体层131的电性连接作用,降低接触电阻,提升LED芯片的光效。
其中,参见图6,第二电极18通过设于所述第二钝化层16的第二小孔161与复合反射层15形成电连接。
具体的,在本实施例之中,倒装LED芯片本体1表面设有至少一个第一电极17和至少一个第二电极18。优选的,倒装LED芯片本体表面设有3个第一电极和3个第二电极,但不限于此。
以上所述是实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本实用新型的保护范围。
Claims (10)
1.一种倒装LED芯片,其特征在于,包括:
倒装LED芯片本体,所述倒装LED芯片本体表面设有第一钝化层;和
设于所述第一钝化层上的第一共晶层和第二共晶层;
所述第一共晶层和第二共晶层通过设于所述第一钝化层的孔洞与所述倒装LED芯片本体连接;
所述第一共晶层的高度和所述第二共晶层的高度相同,面积相等;
所述第一钝化层靠近第二共晶层处设有至少一条沟槽。
2.如权利要求1所述的倒装LED芯片,其特征在于,所述第一钝化层上设有一条沟槽;其设于所述第一共晶层与第二共晶层之间的第一钝化层上。
3.如权利要求2所述的倒装LED芯片,其特征在于,所述第一钝化层上设有四条沟槽;所述沟槽围绕所述第二共晶层设置。
4.如权利要求2或3所述的倒装LED芯片,其特征在于,所述沟槽的宽度为5~50μm,深度为10~500nm。
5.如权利要求2或3所述的倒装LED芯片,其特征在于,所述沟槽横截面呈方形、锥形、椭圆形或半圆形。
6.如权利要求4所述的倒装LED芯片,其特征在于,所述第一钝化层的厚度为600~1000nm。
7.如权利要求1所述的倒装LED芯片,其特征在于,所述倒装LED芯片本体包括:
基板;
设于所述基板上的外延层,所述外延层依次包括第一半导体层、发光层和第二半导体层;
设于所述第二半导体层上的透明导电层;
设于所述透明导电层上的复合反射层;
设于所述复合反射层上的第二钝化层;
设于所述第二钝化层上的第一电极和第二电极;
以及设于所述第一电极和第二电极上的第一钝化层;
所述第一电极通过贯穿所述透明导电层、复合反射层、第二钝化层的多个第一小孔与所述第一半导体层连接;所述第二电极通过设于所述第二钝化层的第二孔洞与所述复合反射层连接。
8.如权利要求7所述的倒装LED芯片,其特征在于,所述复合反射层包括反射层和设于所述反射层的金属阻挡层;
所述反射层采用PVD法形成,所述金属阻挡层采用磁控溅射工艺形成。
9.如权利要求8所述的倒装LED芯片,其特征在于,所述金属阻挡层由Ti、Ni、Pt、W、Pd、Rh、TiW中的一种制成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921078150.9U CN210156419U (zh) | 2019-07-09 | 2019-07-09 | 一种倒装led芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921078150.9U CN210156419U (zh) | 2019-07-09 | 2019-07-09 | 一种倒装led芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210156419U true CN210156419U (zh) | 2020-03-17 |
Family
ID=69765696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921078150.9U Active CN210156419U (zh) | 2019-07-09 | 2019-07-09 | 一种倒装led芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210156419U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110379902A (zh) * | 2019-07-09 | 2019-10-25 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制备方法 |
-
2019
- 2019-07-09 CN CN201921078150.9U patent/CN210156419U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110379902A (zh) * | 2019-07-09 | 2019-10-25 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9397266B2 (en) | Lateral semiconductor light emitting diodes having large area contacts | |
CN100511738C (zh) | 半导体发光元件 | |
JP4045767B2 (ja) | 半導体発光装置 | |
CN100483755C (zh) | 大功率led倒装芯片及其制作方法 | |
CN105576110B (zh) | 高效率发光装置 | |
CN101517758A (zh) | 可安装于表面的晶片 | |
CN110491895A (zh) | NP电极共平面倒装Micro-LED微显示阵列及制作方法 | |
KR20090004675A (ko) | 반도체 발광 소자 및 그 제조 방법 | |
CN105633254B (zh) | 一种高压倒装芯片结构及其制备方法 | |
TW201248870A (en) | Solar cell | |
CN108493311A (zh) | 一种深紫外led外延芯片封装结构及制备方法 | |
CN210156419U (zh) | 一种倒装led芯片 | |
CN101005107A (zh) | 带金属凸点阵列结构的倒装发光二极管及其制作方法 | |
CN103227276B (zh) | 半导体发光器件及其制造方法 | |
CN106409997A (zh) | Led芯片及其形成方法 | |
JP2006128202A (ja) | 発光素子およびそれを用いた照明装置 | |
CN104064652B (zh) | 发光元件 | |
CN106935607A (zh) | 一种倒装高压led芯片及其制备方法 | |
CN103531689B (zh) | 发光器件 | |
US7667236B2 (en) | Optimized contact design for thermosonic bonding of flip-chip devices | |
CN207265051U (zh) | 一种紫外led芯片 | |
CN210575999U (zh) | 一种倒装led芯片 | |
CN209981264U (zh) | 一种led芯片 | |
JP2007067257A (ja) | 発光素子 | |
TWM460413U (zh) | 半導體發光元件結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |