CN209841077U - 基于fpga的转矩转速测量系统 - Google Patents

Abstract

本实用新型公开了一种基于FPGA的转矩转速测量系统，输入端与相位差式转矩传感器相连，包括信号预处理单元、FPGA信号处理单元和LCD显示单元，FPGA信号处理单元分别与信号预处理单元和LCD显示单元相连；所述信号预处理单元用于将相位差式转矩传感器的信号整形并过滤外界干扰后，送入FPGA信号处理单元；所述的FPGA信号处理单元用于将信号整形、计数、计算，得到转矩转速数据，并将其送入到LCD显示单元中；所述的LCD显示单元用于显示转矩转速数据。本系统利用FPGA对相位差式转矩传感器的信号进行处理和计算，得到对应的转速和转矩，并显示在显示器上，结构简单，成本较低，效果较好，应用范围广。

Description

基于FPGA的转矩转速测量系统

技术领域

本实用新型涉及一种转矩转速测量系统，特别是涉及一种基于FPGA的转矩转速测量系统。

背景技术

转矩是各种旋转机械动力输出的重要指标，它关系到机械设备的机械性能寿命和安全性。随着工业化时代的到来，转速、扭矩和测量是目前国内外机械产品的主要测量参数。通过对这两个个机械状态量的测量，可以更深入的分析和研究各组成部分的受力情况和物理现象，对产品的理论设计，改进提升，都具有重要的作用。因此，转矩转速测量是机械传动设备开发的必不可少的环节。

目前使用的转矩测量方法绝大作数是传递法，指传递扭矩时弹性元件的物理参数会发生某种程度的变化，利用这种变化与扭矩的对应关系来测量扭矩。而对于该种测量方法，测量系统的设计上多采用数字检测单元和微处理器的方案，即通过数字单元对信号进行处理，通过微处理器计算得到转矩转速。

发明内容

发明目的：本实用新型要解决的技术问题是提供一种基于FPGA的转矩转速测量系统，利用FPGA对相位差式转矩传感器的信号进行处理和计算，得到对应的转速和转矩，并显示在显示器上。

技术方案：本实用新型所述的基于FPGA的转矩转速测量系统，输入端与相位差式转矩传感器相连，包括信号预处理单元、FPGA信号处理单元和LCD显示单元，FPGA信号处理单元分别与信号预处理单元和LCD显示单元相连；

所述信号预处理单元用于将相位差式转矩传感器的信号整形并过滤外界干扰后，送入FPGA信号处理单元；

所述的FPGA信号处理单元用于将信号整形、计数、计算，得到转矩转速数据，并将其送入到LCD显示单元中；

所述的LCD显示单元用于显示转矩转速数据。

进一步的，所述信号预处理单元包括作为输入端的整形电路和与整形电路相连的光电耦合电路。

进一步的，所述FPGA信号处理单元为FPGA芯片，包括时钟管理模块、信号边沿提取模块、计数模块、转矩转速计算模块，信号边沿提取模块接收输入信号，信号边沿提取模块与计数模块相连，计数模块与转矩转速计算模块相连，转矩转速计算模块输出计算结果，时钟管理模块分别与信号边沿提取模块和计数模块相连。

进一步的，所述的整形电路包括了比较器LM393，所述的光电耦合电路包括了光电耦合器HCPL0601。

进一步的，所述的FPGA信号处理单元所采用的FPGA芯片为Cyclone IV EP4CE6C8。

进一步的，所述的LCD显示单元采用的显示器型号为SMC1602A。

有益效果：本系统能够具有下列优点：

(1)基于FPGA的测量系统结构简单，成本较低，应用范围广；

(2)利用FPGA芯片的边沿提取模块将方波信号过滤为无抖动的标准方波信号，提高了测量的准确性；

(3)进行信号预处理，利用光电耦合电路过滤了系统工作现场的各种干扰，提高了信号质量；

(4)将转速转矩值直接显示在显示器上，方便快速读取和记录。

附图说明

图1是本系统整体结构图；

图2是整形电路示意图；

图3是光电耦合电路示意图；

图4是信号边沿提取模块电路图；

图5是计数模块电路图。

具体实施方式

本实施例的系统如图1所示，由信号预处理单元、FPGA信号处理单元、LCD显示单元组成，信号预处理单元与FPGA信号处理单元相连，FPGA信号处理单元与LCD显示单元相连。信号预处理单元接收相位差式转矩传感器发送的信号，所计算出的转矩转速数据在LCD显示单元上显示。所述信号预处理单元包括整形电路和光电耦合电路，所述FPGA信号处理单元包括时钟管理模块、信号边沿提取模块、计数模块、转矩转速计算模块，所述LCD显示模块与转矩转速计算模块相连，显示转速转矩的当前测量值。

信号预处理单元中的整形电路中比较器将光电式转矩传感器的两路信号整形为方波输出，再经过光电耦合电路过滤外界干扰，送入FPGA模块中。FPGA单元中的边沿提取模块将送入的两路测量信号进行滤波，消除信号边沿的抖动。两路信号通过FPGA内置的PLL改变频率，再通过鉴相模块提取两路信号的相位差脉冲，同时，两路中再选取一路信号dataA输入计数时间生成模块。将两路被测信号、相位差信号、计数时间信号、系统时钟信号送入计数模块，得到被测信号的计数值、相位差计数值和系统时钟的计数值，再利用FPGA自带IP核进行计算得到转速转矩数据，并最终显示在LCD显示单元的显示器中。

各单元具体设置如下：

如图2所示，信号预处理单元中的整形电路包括比较器LM393，分压电阻R1、R3、R4、R5，上拉电阻R2，旁路电容C1。电阻R3一端接+5V电源，另一端与R5串联，R5另一端接地、R4的一端接在R3、R5之间，另一端一路接入比较器LM393同相端和反相端，再引出一路接在R1一端，R1另一端一路接入LM393输出端，另一路接入R2一端，R2另一端接入+5V电源，比较器输出端引出上拉电阻与+5V电源相连，旁路电容C1与比较器反相端相连，另一端接地。电路构成滞回比较器，比较器将光电式转矩传感器信号整形为方波信号dataA后传送至光电耦合电路。

如图3所示，光电耦合电路包括光电耦合器HCPL0601、滤波电容C3、C4、C5、C6、C7，上拉电阻R11、R13、限流电阻R12，旁路电容C8。滤波电容C3正极接+5V电源，另一端接地，电容C4与C3并联，电容C4接地端引出与R11相连，R11另一端连在R12一端，R12另一端连至光电耦合器HCPL0601的anode端口，光电耦合器cathode端口接地；光电耦合器VCC端口和VE端口连至+3.3V电源，VO端口连接至上拉电阻R13一端，R13另一端连接至+3.3V电源，VO口另一路接电容C8一端，电容C8另一端接地。经整形电路处理得信号由光电耦合器anode端口输入，由VO端口输出signal_a。

如图4所示，FPGA信号处理单元的信号边沿提取模块包括第一D触发器第七D触发器，第一四输入与门，第二四输入与门、第一二选一数据选择器、第二二选一数据选择器。第一D触发器～第四D触发器级联，用于记录输入信号t1、t2、t3、t4时刻的信号，将t1、t2、t3时刻信号和t4时刻非门信号经过第一四输入与门得到上升沿时钟脉冲宽度信号，连接至第五D触发器输入端D，第五D触发器输出端Q连接至第一二选一选择器地址输入端，将t1时刻信号和t2、t3、t4时刻非门信号经过与门得到下降沿时钟脉冲宽度信号，连接至第六D触发器输入端D，第六D触发器输出端Q连接至第二二选一数据选择器地址输入端；第一二选一数据选择器数据输入端1连接至第七D触发器输出端Q，第一二选一数据选择器数据输入端2置“1”，第一二选一数据选择器数据输出端连接至第二二选一数据选择器数据输入端1，第二二选一数据选择器数据输入端2置“0”，第二二选一数据选择器数据输出端连接至第七D触发器输入端D，第七触发器输出端Q输出去抖后标准方波信号signal_A。

如图5所示，计数模块包括第八D触发器、反相器、第一二输入与门、第二二输入与门、第一～第三数器。第八D触发器的输入端D输入预先设定的计数时间，时钟脉冲端CLK输入端输入被测信号，第八触发器的输出端输出实际计数时间。被测信号signal_B经过反相器，signal_A输入第一二输入与门，第一二输入与门输出两路被测信号相位差脉冲盘phase,第二二输入与门输入端接高频脉冲clock和第一二输入与门输出端，第一计数器计数端接高频脉冲clock，对高频脉冲计数,计数值为N_sys，第二计数器输入端接第二二输入与门输出端，对相位差信号计数，计数值为N_phase，第三计数器计数端接入被测信号signal_A，对被测信号计数，计数值为N_signal。

转矩转速计算模块利用FPGA自带的IP核进行计算。为了使数据达到显示需求，将十进制计算结果按位拆分并转换为ASCII码字符串。

LCD显示模块型号为SMC1602A,FPGA将ASCII码数据传递至LCD模块显示器中显示当前转矩和转速。

Claims (4)

1.一种基于FPGA的转矩转速测量系统，输入端与相位差式转矩传感器相连，其特征在于：包括信号预处理单元、FPGA信号处理单元和LCD显示单元，FPGA信号处理单元分别与信号预处理单元和LCD显示单元相连；

所述信号预处理单元用于将相位差式转矩传感器的信号整形并过滤外界干扰后，送入FPGA信号处理单元；

所述的FPGA信号处理单元用于将信号整形、计数、计算，得到转矩转速数据，并将其送入到LCD显示单元中；

所述的LCD显示单元用于显示转矩转速数据；

所述信号预处理单元包括作为输入端的整形电路和与整形电路相连的光电耦合电路：

整形电路包括比较器LM393，分压电阻R1、R3、R4、R5，上拉电阻R2，旁路电容C1，电阻R3一端接+5V电源，另一端与R5串联，R5另一端接地、R4的一端接在R3、R5之间，另一端一路接入比较器LM393同相端和反相端，再引出一路接在R1一端，R1另一端一路接入LM393输出端，另一路接入R2一端，R2另一端接入+5V电源，比较器输出端引出上拉电阻与+5V电源相连，旁路电容C1与比较器反相端相连，另一端接地；

光电耦合电路包括光电耦合器HCPL0601、滤波电容C3、C4、C5、C6、C7，上拉电阻R11、R13、限流电阻R12，旁路电容C8，滤波电容C3正极接+5V电源，另一端接地，电容C4与C3并联，电容C4接地端引出与R11相连，R11另一端连在R12一端，R12另一端连至光电耦合器HCPL0601的anode端口，光电耦合器cathode端口接地；光电耦合器VCC端口和VE端口连至+3.3V电源，VO端口连接至上拉电阻R13一端，R13另一端连接至+3.3V电源，VO口另一路接电容C8一端，电容C8另一端接地。

2.根据权利要求1所述的基于FPGA的转矩转速测量系统，其特征在于：所述FPGA信号处理单元为FPGA芯片，包括时钟管理模块、信号边沿提取模块、计数模块、转矩转速计算模块，信号边沿提取模块接收输入信号，信号边沿提取模块与计数模块相连，计数模块与转矩转速计算模块相连，转矩转速计算模块输出计算结果，时钟管理模块分别与信号边沿提取模块和计数模块相连。

3.根据权利要求1所述的基于FPGA的转矩转速测量系统，其特征在于：所述的FPGA信号处理单元所采用的FPGA芯片为Cyclone IV EP4CE6C8。

4.根据权利要求1所述的基于FPGA的转矩转速测量系统，其特征在于：所述的LCD显示单元采用的显示器型号为SMC1602A。