CN209767493U - 一种输出缓冲电路 - Google Patents
一种输出缓冲电路 Download PDFInfo
- Publication number
- CN209767493U CN209767493U CN201920486843.5U CN201920486843U CN209767493U CN 209767493 U CN209767493 U CN 209767493U CN 201920486843 U CN201920486843 U CN 201920486843U CN 209767493 U CN209767493 U CN 209767493U
- Authority
- CN
- China
- Prior art keywords
- conversion
- depletion type
- inverter
- level conversion
- conversion module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 111
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000036039 immunity Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Abstract
本实用新型公开了一种输出缓冲电路,包括第一电平转换模块、第二电平转换模块、第三电平转换模块、缓冲放大器和控制开关;第一电平转换模块的输入端为信号输出使能端,第二电平转换模块的输入端连接有第一与门电路,第三电平转换模块的输入端与信号输出使能端连接,缓冲放大器同时与第一电平转换模块和第二电平转换模块连接,缓冲放大器的输出端设置为信号输出端,控制开关的控制端与第三电平转换模块连接,控制开关的输入端设置为参考电压输入端,控制开关的输出端与信号输出端连接。本实用新型针对现有芯片输出易因多信号干扰出现逻辑混乱和信号失真的问题进行改进,本实用新型具有电路结构简单、减小信号失真和抗干扰性强等优点。
Description
技术领域
本实用新型涉及一种电池管理系统技术领域,尤其涉及到一种输出缓冲电路。
背景技术
在电动汽车的研究和发展道路上,动力电池及其管理系统的研究占据着非常重要的位置,电动汽车的性能如何,取决于其动力电池的性能,其中电池的充放电性能为关键因素,影响电动汽车推广应用的主要因素包括动力电池的安全性和使用成本问题,延长电池的使用寿命是降低使用成本的有效途径之一,为确保电池性能良好,需要高精度的IC芯片来对电池进行合理有效的管理和控制,尤其是当芯片模块众多,多个信号共同控制一个输出信号时,经常会有信号干扰使得芯片出现逻辑混乱,进而使电路进入未知状态,整个电池管理系统都会工作混乱,同时,也易造成信号失真。
为此,保证多个信号控制单个输出信号的可靠性和稳定性是本实用新型所要解决的问题,从而保证电路结构简单、减小信号失真和抗干扰能力强等优点。
实用新型内容
本实用新型的目的在于克服现有技术的不足,提供了一种输出缓冲电路,以解决现有技术中的芯片输出易因多信号干扰出现逻辑混乱和信号失真等的技术问题。
本实用新型是通过以下技术方案实现的:本实用新型公开了一种输出缓冲电路,包括第一电平转换模块,第一电平转换模块的输入端设置为信号输出使能端;
第二电平转换模块,第二电平转换模块的输入端连接有第一与门电路;
第三电平转换模块,第三电平转换模块的输入端与信号输出使能端连接;
缓冲放大器,缓冲放大器同时与第一电平转换模块和第二电平转换模块连接,缓冲放大器的输出端设置为信号输出端;
控制开关,控制开关的控制端与第三电平转换模块的输出端连接,控制开关的输入端设置为参考电压输入端,控制开关的输出端与信号输出端连接。
优选地,第一电平转换模块、第二电平转换模块和第三电平转换模块均为结构相同的电平转换电路,电平转换电路均包括反相器、转换耗尽型PMOS管和转换耗尽型NMOS管,反相器包括第一反相器、第二反相器、第三反相器和第四反相器,转换耗尽型PMOS管包括第一转换耗尽型PMOS管和第二转换耗尽型PMOS管,转换耗尽型NMOS管包括第一转换耗尽型NMOS 管和第二转换耗尽型NMOS管,第一反相器的输入端设置为电平转换电路的输入端且第一反相器与第二反相器同向串联连接;第二转换耗尽型PMOS管的栅极与第一反相器的输出端连接,第一转换耗尽型PMOS管的栅极与第二反相器的输出端连接,转换耗尽型PMOS管的源极均接地,第一转换耗尽型NMOS管的漏极和第二转换耗尽型NMOS管的栅极均与第一转换耗尽型PMOS 管的漏极连接,第一转换耗尽型NMOS管的栅极和第二转换耗尽型NMOS管的漏极均与第二转换耗尽型PMOS管的漏极连接,第一转换耗尽型NMOS管和第二转换耗尽型NMOS管的源极并联连接设置为模拟电源输入端,第三反相器和第四反相器同向串联连接且第三反相器的输入端与第二转换耗尽型PMOS管的漏极连接,第三反相器的输出设置为第一电压输出端,第四反相器的输出设置为第二电压输出端。工作过程中第一反相器和第二反相器的工作电压由IC内部的数字信号提供,第三反相器和第四反相器的工作电压由电路的模拟电源提供。
优选地,第一电平转换模块的第二电压输出端与第二电平转换模块的第二电压输出端分别与一第二与门电路的输入端连接,第二与门电路的输出端与缓冲放大器连接。
本实用新型公开了一种输出缓冲电路,与现有技术相比,本实用新型采用与门电路和缓冲放大器的工作方式来对电路的多个输入状态信号处理,降低信号干扰使得芯片出现逻辑混乱,提高电路的稳定性,并通过增加控制开关来附增一个基准电压的准确输出,减小信号失真,同时采用电压跟随器来做缓冲放大器提高了电路的信号输出的抗干扰性。本实用新型具有电路结构简单、减小信号失真和抗干扰性强等优点。
附图说明
图1为本实用新型的结构示意图;
图2为电平转换电路的结构示意图。
具体实施方式
下面对本实用新型的实施例作详细说明,本实施例在以本实用新型技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本实用新型的保护范围不限于下述的实施例。
实施例1
实施例1公开了一种输出缓冲电路,如图1所示,包括第一电平转换模块1、第二电平转换模块2、第三电平转换模块3、缓冲放大器4和控制开关5,第一电平转换模块1的输入端设置为信号输出使能端11;第二电平转换模块2的输入端连接有第一与门电路21;第一与门电路21包括第一输入端22和第二输入端23,第二输入端23输入断电状态检测电平,当芯片处于断电状态时,第二输入端23输入低电平;第三电平转换模块3的输入端与信号输出使能端11连接;缓冲放大器4同时与第一电平转换模块1和第二电平转换模块2连接,缓冲放大器4的输出端设置为信号输出端7;缓冲放大器4的正输入端与缓冲电压正输入端41连接,缓冲放大器4的负输入端连接一输入电源,同时缓冲放大器4的负输入端与缓冲放大器4的输出端连接,形成一个电压跟随器,即缓冲放大器4的输出端与缓冲电压正输入端41的电压相等,同时起到一个缓冲隔离的作用。
第一电平转换模块1、第二电平转换模块2和第三电平转换模块3均为结构相同的电平转换电路8,如图2所示,电平转换电路8均包括反相器、转换耗尽型PMOS管和转换耗尽型NMOS 管,反相器包括第一反相器801、第二反相器802、第三反相器803和第四反相器804,转换耗尽型PMOS管包括第一转换耗尽型PMOS管805和第二转换耗尽型PMOS管806,转换耗尽型 NMOS管包括第一转换耗尽型NMOS管807和第二转换耗尽型NMOS管808,第一反相器801的输入端设置为电平转换电路8的输入端且第一反相器801与第二反相器802同向串联连接;第二转换耗尽型PMOS管806的栅极与第一反相器801的输出端连接,第一转换耗尽型PMOS管的栅极805与第二反相器802的输出端连接,转换耗尽型PMOS管的源极均接地,第一转换耗尽型NMOS管807的漏极和第二转换耗尽型NMOS管808的栅极均与第一转换耗尽型PMOS管805的漏极连接,第一转换耗尽型NMOS管807的栅极和第二转换耗尽型NMOS管808的漏极均与第二转换耗尽型PMOS管806的漏极连接,第一转换耗尽型NMOS管807和第二转换耗尽型NMOS管808的源极并联连接设置为模拟电源输入端812,第三反相器803和第四反相器804同向串联连接且第三反相器803的输入端与第二转换耗尽型PMOS管806的漏极连接,第三反相器803的输出设置为第一电压输出端809,第四反相器804的输出设置为第二电压输出端810。该模块将3.3V电压升压到5V以适应不同模块更好的工作,工作过程中第一反相器801和第二反相器802的工作电压由数字信号输入端811输入,第三反相器803和第四反相器804的工作电压由电路的模拟电源提供,模拟电源从模拟电源输入端812输入,第一电平转换模块1的第二电压输出端810与第二电平转换模块2的第二电压输出端810分别与一第二与门电路6的输入端连接,第二与门电路6的输出端与缓冲放大器4连接,第二电平转换模块2 的第一电压输出端809与第二与门电路6的输出端同时控制缓冲放大器4的工作状态,为其提供工作电压,当第二与门电路6的输出端为高电平和第二电平转换模块2的第一电压输出端809为低电平时,缓冲放大器4正常工作。
控制开关5的控制端与第三电平转换模块3的输出端连接,控制开关5的输入端设置为参考电压输入端51,参考电压输入端51的参考电压输入设置为1.2V,控制开关5的输出端与信号输出端7连接,控制开关5采用一个控制PMOS管和一个控制NMOS管的组合,第三电平转换模块3的第二电压输出端8010与控制PMOS管的栅极连接,第三电平转换模块3的第一电压输出端809与控制NMOS管的栅极连接,控制NMOS管和控制PMOS管的漏极均与参考电压输入端51连接,控制NMOS管和控制PMOS管的源极均与信号输出端7连接。当电路处于未断电状态时,信号输出使能端11输入低电平时,控制开关5中的控制NMOS管和控制PMOS管均处于导通状态,使1.2V参考电压从信号输出端7输出;当电路处于断电状态时,信号输出使能端11输入高电平时,控制开关5的控制NMOS管和控制PMOS管均处于截止状态,缓冲放大器4正常工作时信号输出端7的电压值等于缓冲电压正输入端41的电压。
Claims (3)
1.一种输出缓冲电路,其特征在于,包括:
第一电平转换模块,所述第一电平转换模块的输入端设置为信号输出使能端;
第二电平转换模块,所述第二电平转换模块的输入端连接有第一与门电路;
第三电平转换模块,所述第三电平转换模块的输入端与所述信号输出使能端连接;
缓冲放大器,所述缓冲放大器同时与所述第一电平转换模块和所述第二电平转换模块连接,所述缓冲放大器的输出端设置为信号输出端;
控制开关,所述控制开关的控制端与所述第三电平转换模块的输出端连接,所述控制开关的输入端设置为参考电压输入端,所述控制开关的输出端与所述信号输出端连接。
2.如权利要求1所述的输出缓冲电路,其特征在于,所述第一电平转换模块、第二电平转换模块和第三电平转换模块均为结构相同的电平转换电路,所述电平转换电路均包括反相器、转换耗尽型PMOS管和转换耗尽型NMOS管,所述反相器包括第一反相器、第二反相器、第三反相器和第四反相器,所述转换耗尽型PMOS管包括第一转换耗尽型PMOS管和第二转换耗尽型PMOS管,所述转换耗尽型NMOS管包括第一转换耗尽型NMOS管和第二转换耗尽型NMOS管,所述第一反相器的输入端设置为所述电平转换电路的输入端且所述第一反相器与所述第二反相器同向串联连接;所述第二转换耗尽型PMOS管的栅极与所述第一反相器的输出端连接,所述第一转换耗尽型PMOS管的栅极与所述第二反相器的输出端连接,所述转换耗尽型PMOS管的源极均接地,所述第一转换耗尽型NMOS管的漏极和所述第二转换耗尽型NMOS管的栅极均与所述第一转换耗尽型PMOS管的漏极连接,所述第一转换耗尽型NMOS管的栅极和所述第二转换耗尽型NMOS管的漏极均与所述第二转换耗尽型PMOS管的漏极连接,所述第一转换耗尽型NMOS管和所述第二转换耗尽型NMOS管的源极并联连接设置为模拟电源输入端,所述第三反相器和所述第四反相器同向串联连接且所述第三反相器的输入端与所述第二转换耗尽型PMOS管的漏极连接,所述第三反相器的输出设置为第一电压输出端,所述第四反相器的输出设置为第二电压输出端。
3.如权利要求2所述的输出缓冲电路,其特征在于,所述第一电平转换模块的所述第二电压输出端与所述第二电平转换模块的所述第二电压输出端分别与一第二与门电路的输入端连接,所述第二与门电路的输出端与所述缓冲放大器连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920486843.5U CN209767493U (zh) | 2019-04-11 | 2019-04-11 | 一种输出缓冲电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920486843.5U CN209767493U (zh) | 2019-04-11 | 2019-04-11 | 一种输出缓冲电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209767493U true CN209767493U (zh) | 2019-12-10 |
Family
ID=68758781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920486843.5U Expired - Fee Related CN209767493U (zh) | 2019-04-11 | 2019-04-11 | 一种输出缓冲电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209767493U (zh) |
-
2019
- 2019-04-11 CN CN201920486843.5U patent/CN209767493U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103091526B (zh) | 电压检测电路 | |
CN108155899B (zh) | 一种栅压自举开关电路 | |
CN103138568A (zh) | 整流电路及rfid芯片 | |
CN102299501B (zh) | 一种欠压保护电路 | |
CN104092374A (zh) | 开关电源的斜坡补偿电路及方法 | |
CN203984244U (zh) | 开关电源的斜坡补偿电路 | |
CN209767493U (zh) | 一种输出缓冲电路 | |
CN113885644B (zh) | 用于ldo防倒灌的衬底切换电路 | |
CN211880149U (zh) | 一种微能量采集芯片及设备 | |
CN209765023U (zh) | 一种充电检测电路 | |
CN210724596U (zh) | 基于场效应管的整流电路、二总线和仪表总线通讯系统 | |
CN110545098B (zh) | 一种cmos电平转换器、运行方法、装置、设备 | |
CN111490705A (zh) | 一种h桥驱动和闭环调速控制电路设计 | |
US11509304B2 (en) | Power supply circuits | |
CN114696810A (zh) | 一种栅极自举开关电路及其控制方法 | |
CN201733130U (zh) | 一种电源管理模块电路 | |
CN107222193B (zh) | 一种双侧信号边沿延时可调的负压转正压控制电路 | |
CN2917066Y (zh) | 税控设备掉电保护及超级电容充放电保护装置 | |
US11843336B2 (en) | Circuit for shifting fixed ground level to floating ground level in motor drive system | |
CN204442347U (zh) | 一种具有高线性度的mos开关 | |
CN105227166A (zh) | 一种mos管背栅电压控制电路 | |
CN204103893U (zh) | 一种电平转换电路 | |
CN106411302B (zh) | 开关控制电路 | |
CN113466735B (zh) | 一种可变电源监视电路 | |
CN103346776B (zh) | 针对单粒子效应进行加固的开关电容缓冲器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191210 |