CN209590083U - 一种芯片测试适配器 - Google Patents
一种芯片测试适配器 Download PDFInfo
- Publication number
- CN209590083U CN209590083U CN201822182239.1U CN201822182239U CN209590083U CN 209590083 U CN209590083 U CN 209590083U CN 201822182239 U CN201822182239 U CN 201822182239U CN 209590083 U CN209590083 U CN 209590083U
- Authority
- CN
- China
- Prior art keywords
- interface
- under test
- chip
- test
- chip under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 160
- 230000003068 static effect Effects 0.000 abstract description 4
- 238000011990 functional testing Methods 0.000 abstract 1
- 238000013461 design Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型公开了一种芯片测试适配器，包括电路板、配置电源、接口和连接器，接口和连接器均设置在电路板上，被测芯片通过连接器与外置测试系统连接；接口的电压线与被测芯片的接口电压端连接，接口的编程电压线与被测芯片的编程电压端连接，接口的边界扫描复位线与被测芯片的边界扫描复位端连接，接口的数据输入线与被测芯片的数据输入端连接，接口的数据输出线与被测芯片的数据输出端连接，接口的时钟线与被测芯片的时钟端连接，接口的模式选择线与被测芯片的模式选择端连接。该芯片测试适配器能够实现被测芯片的电源配置和逻辑功能配置，并利用外置测试系统直接对被测芯片进行测试，实现被测芯片的功能测试和静态参数测试。
Description
技术领域
本实用新型涉及测试技术领域，特别是指一种芯片测试适配器。
背景技术
V93000为大规模SOC(System on Chip)集成电路测试系统，测试系统提供大规模的多点测试，可测试用于各种终端产品的片上系统(SOC)器件和系统级封装(SIP)器件。V93000测试速度快、测试精度高、通道数多，对于芯片的测试具有重要意义，但是现有的测试系统V93000无法直接对芯片进行配置和测试，特别是无法直接对ACTEL公司FPGA芯片A3PE600L-FG484M进行配置和测试，需要设计芯片测试适配器来完成芯片的配置和测试。
实用新型内容
针对现有技术的不足之处，本实用新型的目的是提出一种芯片测试适配器，利用现有的测试系统实现直接对芯片进行配置和测试。
基于上述目的，本实用新型提供的一种芯片测试适配器，包括电路板、配置电源、接口和连接器，所述接口和连接器均设置在所述电路板上，所述配置电源用于向被测芯片和所述接口供电，所述被测芯片通过所述连接器与外置测试系统连接；
所述接口的电压线与被测芯片的接口电压端连接，所述接口的编程电压线与被测芯片的编程电压端连接，所述接口的边界扫描复位线与被测芯片的边界扫描复位端连接，所述接口的数据输入线与被测芯片的数据输入端连接，所述接口的数据输出线与被测芯片的数据输出端连接，所述接口的时钟线与被测芯片的时钟端连接，所述接口的模式选择线与被测芯片的模式选择端连接。
在本实用新型的一些实施例中，所述配置电源用于向被测芯片提供核电压、IO端口电压和PLL电压，所述配置电源用于向接口提供接口电压。
在本实用新型的一些实施例中，所述连接器的个数为两个，外置测试系统通过其中一个连接器向被测芯片提供电压，外置测试系统通过另一个连接器的各数字通道与被测芯片的信号管脚一一对应连接。
在本实用新型的一些实施例中，所述电路板上设置有测试夹具，所述测试夹具用于将被测芯片与所述电路板连接。
在本实用新型的一些实施例中，所述测试夹具包括底座，所述底座上设置有用于放置被测芯片的槽。
在本实用新型的一些实施例中，所述被测芯片为A3PE600L-FG484M芯片，所述连接器为V93000连接器，所述接口为JTAG接口。
从上面所述可以看出，与现有技术相比，本实用新型具有以下有益效果：
本实用新型的芯片测试适配器能够实现被测芯片的电源配置和逻辑功能配置，并利用外置测试系统对被测芯片直接进行测试，实现被测芯片的功能测试和静态参数测试，提高了测试覆盖率，提高了测试能力。
附图说明
图1为本实用新型实施例所述的芯片测试适配器的结构示意图；
图2本实用新型实施例所述的芯片测试适配器的连接关系示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。
需要说明的是，本实用新型实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本实用新型实施例的限定，后续实施例对此不再一一说明。
如图1所示，本实施例提供了一种芯片测试适配器，包括电路板1、配置电源2、接口3和连接器4，所述接口3和连接器4均设置在所述电路板1上，所述配置电源2用于向被测芯片5和所述接口3供电，所述被测芯片5通过所述连接器4与外置测试系统连接；
如图2所示，所述接口3的电压线VCCJ与被测芯片5的接口电压端VCCJ连接，所述接口3的编程电压线VPUMP与被测芯片5的编程电压端VPUMP连接，所述接口3的边界扫描复位线TRST与被测芯片5的边界扫描复位端TRST连接，所述接口3的数据输入线TDI与被测芯片5的数据输入端TDI连接，所述接口3的数据输出线TDO与被测芯片5的数据输出端TDO连接，所述接口3的时钟线TCK与被测芯片5的时钟端TCK连接，所述接口3的模式选择线TMS与被测芯片5的模式选择端TMS连接。
在本实用新型的一些实施例中，所述配置电源2用于向被测芯片5提供核电压VCCINT、IO端口电压VCCIO和PLL电压VCCPLL，所述配置电源2用于向接口3提供接口电压VCCJ。
在本实施例提供的芯片测试适配器，通过将代码下载至被测芯片5中，实现被测芯片5的测试前配置，即完成逻辑功能配置，在代码下载状态下，配置电源2向被测芯片5和接口3供电，所述接口3的电压线VCCJ与被测芯片5的接口电压端VCCJ连接，所述接口3的编程电压线VPUMP与被测芯片5的编程电压端VPUMP连接，所述接口3的边界扫描复位线TRST与被测芯片5的边界扫描复位端TRST连接，所述接口3的数据输入线TDI与被测芯片5的数据输入端TDI连接，所述接口3的数据输出线TDO与被测芯片5的数据输出端TDO连接，所述接口3的时钟线TCK与被测芯片5的时钟端TCK连接，所述接口3的模式选择线TMS与被测芯片5的模式选择端TMS连接，配置程序代码通过接口3下载至被测芯片5中，完成逻辑功能配置。
本实施例提供的芯片适配器可对被测芯片5进行测试前的电源配置和逻辑功能配置。
在本实施例中，所述连接器4的个数为两个，外置测试系统通过其中一个连接器4向被测芯片5提供电压，外置测试系统通过另一个连接器4的各数字通道与被测芯片5的信号管脚一一对应连接。
在本实施例中，当对被测芯片5完成逻辑功能配置后，利用外置测试系统对被测芯片5进行功能和静态参数的测试，测试状态下，外置测试系统通过其中一个连接器4向被测芯片5提供电压，外置测试系统通过另一个连接器4的各数字通道与被测芯片5的信号管脚一一对应连接。
在本实施例中，所述电路板1上设置有测试夹具6，所述测试夹具6用于将被测芯片与所述电路板连接。
在本实施例中，所述测试夹具包括测试底座7，所述测试底座7上设置有用于放置被测芯片5的槽。
在本实施例中，所述电路板1采用8层板设计，层叠顺序为：第一信号层、核电压电源层、第二信号层、第三信号层、IO端口电压电源层、第四信号层、地层和第五信号层，其中第一信号层、第二信号层、第三信号层、第四信号层、第五信号层用于信号线的布线。
在本实施例中，所述被测芯片5为A3PE600L-FG484M芯片，本实施例的芯片测试适配器能够有效辅助测试A3PE600L-FG484M芯片，但不限于此，还可以用于A3PE600L-FG484M器件封装形式相同、管脚类型分布相同、具有可编程逻辑功能的器件测试。所述连接器4为V93000连接器，所述接口3为JTAG接口，所述外置测试系统为V93000测试系统。
本实施例提供的芯片测试适配器，通过利用外置测试系统(例如V93000测试系统)为平台，并设计测试子板，对被测芯片进行测试前的电源配置和逻辑功能配置，在外置测试系统上直接对被测芯片进行功能和静态参数的测试，填补了对此类芯片测试上的空白，很好的完成了被测芯片的可靠性筛选和测试。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本实用新型的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本实用新型的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本实用新型的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (6)
1.一种芯片测试适配器，其特征在于，包括电路板、配置电源、接口和连接器，所述接口和连接器均设置在所述电路板上，所述配置电源用于向被测芯片和所述接口供电，所述被测芯片通过所述连接器与外置测试系统连接；
所述接口的电压线与被测芯片的接口电压端连接，所述接口的编程电压线与被测芯片的编程电压端连接，所述接口的边界扫描复位线与被测芯片的边界扫描复位端连接，所述接口的数据输入线与被测芯片的数据输入端连接，所述接口的数据输出线与被测芯片的数据输出端连接，所述接口的时钟线与被测芯片的时钟端连接，所述接口的模式选择线与被测芯片的模式选择端连接。
2.根据权利要求1所述的芯片测试适配器，其特征在于，所述配置电源用于向被测芯片提供核电压、IO端口电压和PLL电压，所述配置电源用于向接口提供接口电压。
3.根据权利要求1所述的芯片测试适配器，其特征在于，所述连接器的个数为两个，外置测试系统通过其中一个连接器向被测芯片提供电压，外置测试系统通过另一个连接器的各数字通道与被测芯片的信号管脚一一对应连接。
4.根据权利要求1所述的芯片测试适配器，其特征在于，所述电路板上设置有测试夹具，所述测试夹具用于将被测芯片与所述电路板连接。
5.根据权利要求4所述的芯片测试适配器，其特征在于，所述测试夹具包括底座，所述底座上设置有用于放置被测芯片的槽。
6.根据权利要求1所述的芯片测试适配器，其特征在于，所述被测芯片为A3PE600L-FG484M芯片，所述连接器为V93000连接器，所述接口为JTAG接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822182239.1U CN209590083U (zh) | 2018-12-25 | 2018-12-25 | 一种芯片测试适配器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822182239.1U CN209590083U (zh) | 2018-12-25 | 2018-12-25 | 一种芯片测试适配器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209590083U true CN209590083U (zh) | 2019-11-05 |
Family
ID=68378712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201822182239.1U Expired - Fee Related CN209590083U (zh) | 2018-12-25 | 2018-12-25 | 一种芯片测试适配器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209590083U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111856251A (zh) * | 2020-08-03 | 2020-10-30 | 泰州市博泰电子有限公司 | 一种移动通信电路板测试系统 |
| CN112287623A (zh) * | 2020-10-30 | 2021-01-29 | 中国电子科技集团公司第五十八研究所 | 一种基于fpga和v93000测试机的预测试平台 |
| CN119271480A (zh) * | 2024-08-28 | 2025-01-07 | 中国直升机设计研究所 | 一种测试适配器综合设计方法及测试适配器 |
-
2018
- 2018-12-25 CN CN201822182239.1U patent/CN209590083U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111856251A (zh) * | 2020-08-03 | 2020-10-30 | 泰州市博泰电子有限公司 | 一种移动通信电路板测试系统 |
| CN112287623A (zh) * | 2020-10-30 | 2021-01-29 | 中国电子科技集团公司第五十八研究所 | 一种基于fpga和v93000测试机的预测试平台 |
| CN112287623B (zh) * | 2020-10-30 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种基于fpga和v93000测试机的预测试平台 |
| CN119271480A (zh) * | 2024-08-28 | 2025-01-07 | 中国直升机设计研究所 | 一种测试适配器综合设计方法及测试适配器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8225156B1 (en) | Methods and apparatuses for external voltage test methodology of input-output circuits | |
| CN104698314B (zh) | 一种sram型fpga的器件级自动化测试平台及其测试方法 | |
| CN101183139B (zh) | 一种基于jtag接口的单板及其设计方法 | |
| CN207965049U (zh) | 用于将tap信号耦合到集成电路封装中的jtag接口的电路 | |
| CN105372536B (zh) | 航空电子通用测试平台 | |
| EP2339360A1 (en) | Testing circuit and method | |
| CN103267940A (zh) | 多模块平行测试系统及测试方法 | |
| CN107943640B (zh) | 基于自动菊花链的单环jtag背板测试总线电路 | |
| CN202929399U (zh) | 混合信号电路边界扫描测试控制器 | |
| CN100425999C (zh) | 一种基于可编程逻辑器件的电路板故障自定位装置及其方法 | |
| CN104111400A (zh) | 一种jtag链互联方法 | |
| CN104156288B (zh) | 一种基于jtag链的故障定位和软件升级电路及其实现方法 | |
| CN206573684U (zh) | 一种高速电路板智能测试装置 | |
| US10890619B2 (en) | Sequential test access port selection in a JTAG interface | |
| CN107589368A (zh) | Epc3c120f484型fpga配置/测试/调试适配器 | |
| CN102760497A (zh) | 含有jtag接口的芯片 | |
| CN202929136U (zh) | 一种用于vxi总线数字测试系统的故障诊断模块 | |
| CN207232210U (zh) | 一种多路高低电平信号发生与量测装置 | |
| CN202631692U (zh) | 一种测试适配器 | |
| US20150039955A1 (en) | Systems and methods for Analog, Digital, Boundary Scan, and SPI Automatic Test Equipment | |
| CN215642684U (zh) | 一种jtag接口自动切换电路 | |
| CN206002659U (zh) | 基于背板的电子设备边界扫描测试装置 | |
| CN110780183B (zh) | 一种用于jtag边界扫描测试的接口电路 | |
| CN1516015B (zh) | 多链边界扫描测试系统及多链边界扫描测试方法 | |
| CN106326058A (zh) | 一种fpga系统的jtag调试方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191105 |