CN209488551U

CN209488551U - 一种npn信号和pnp信号兼容的信号输入电路

Info

Publication number: CN209488551U
Application number: CN201920282578.9U
Authority: CN
Inventors: 谢红艳; 黄龙玉
Original assignee: JIANGSU REYA ELECTRIC CO Ltd
Current assignee: JIANGSU REYA ELECTRIC CO Ltd
Priority date: 2019-03-06
Filing date: 2019-03-06
Publication date: 2019-10-11
Anticipated expiration: 2029-03-06

Abstract

本实用新型公开一种NPN信号和PNP信号兼容的信号输入电路，它包括PWM及电压信号输入电路S1、电压信号输出电路S2、PWM信号输出电路S3和低功耗唤醒电路S4。本实用新型采用硬件关断的方式实现低功耗设计，可以在一个输入信号口上实现电压信号和PWM信号同时唤醒电源电路，同时不影响本身电压信号或者PWM信号的传输。

Description

一种NPN信号和PNP信号兼容的信号输入电路

技术领域

本实用新型涉及一种信号输入电路，尤其是一种NPN信号和PNP信号兼容的信号输入电路。

背景技术

现在的不同设备之间的信号电路转接都是PN结开漏的，而PN结开漏又包含NPN开漏和PNP开漏，分别对应的电路是NPN开漏的电路(图1)和PNP开漏的电路(图2)。因此在PCB设计电路之前都要向客户确认是NPN开漏，还是PNP开漏，而现实生活中很多时候客户并不清楚是NPN开漏，还是PNP开漏，这样就给电路设计造成了困扰，导致停滞不前。

实用新型内容

为解决上述技术问题，本实用新型提供一种NPN信号和PNP信号兼容的信号输入电路，不管是NPN开漏电路还是PNP开漏电路，只要电路接通，都能实现将后级电路打通的目的。

为实现上述目的，本实用新型采用下述技术方案：

一种NPN信号和PNP信号兼容的信号输入电路，它包括IN-IO输入信号口、VCC、光耦PC1及其负载电路、限流电阻R4、二极管D1、IN-MCU输入信号口、三极管Q1及其负载电路、限流电阻R5、稳压管Z1和GND2，IN-IO输入信号口接收NPN的低电平信号或PNP的高电平信号，VCC、光耦PC1的二极管、限流电阻R4和二极管D1依次连成一个低电平传输回路，VCC、光耦PC1的二极管、限流电阻R5、三极管Q1的CE和GND2依次连成一个高电平传输回路，三极管Q1的CE接通由稳压管Z1的稳压值控制，光耦PC1的二次侧与IN-MCU输入信号口连接。

进一步地，稳压管Z1的稳压值小于IN-IO输入信号口的输入电压，三极管Q1的PN结接通，此时三极管Q1的CE接通。

进一步地，它包括IN-IO输入信号口、VCC、光耦PC1、电容C2、电阻R3、电阻R1、电阻R2、电容C1、限流电阻R4、二极管D1、IN-MCU输入信号口、三极管Q1、电容C3、电阻R7、电阻R6、限流电阻R5、稳压管Z1和GND2，IN-IO输入信号口与二极管D1的负极以及稳压管Z1的负极连接，二极管D1的正极与电阻R4的一端连接，电阻R4的另一端与电阻R3的一端、电容C2的一端、光耦PC1的二极管的负极以及电阻R5的一端连接，电阻R3的另一端、电容C2的另一端以及光耦PC1的二极管的正极连接并接VCC，光耦PC1的二次侧的一端接地GND，光耦PC1的二次侧的另一端与电阻R1的一端以及电阻R2的一端连接，电阻R1的另一端接3.3V，电阻R2的另一端与IN-MCU输入信号口以及电容C1的一端连接，电容C1的另一端接地GND，稳压管Z1的正极与电阻R6的一端连接，电阻R6的另一端与电阻R7的一端、电容C3的一端以及三极管Q1的B连接，电阻R7的另一端、电容C3的另一端以及三极管Q1的E连接并接GND2，三极管Q1的C与电阻R5的另一端连接。

有益效果：

1.本实用新型的电路不需要向客户确认电路上的输出端口到底是PNP型还是NPN型。

2.本实用新型的电路设计成通用型，不仅可以对应不同的端口，还可以对应不同的客户，做成标准的接口电路。

3.本实用新型的电路中使用的稳压管的优点是通过选择稳压管不同的稳压值，可以对应不同的VCC，不管是PLC的24V还是其他电路的5V和12V都可以使后端光耦打通。

4.本实用新型的电路中使用的稳压管还能减轻线上限流电阻R5的压力，不会由于VCC搞错了，导致限流电阻R5上的电流太大而超过它的功率，将限流电阻R5烧坏。

附图说明

图1是NPN型的电路示意图；

图2是PNP型的电路示意图；

图3是本实用新型的NPN信号和PNP信号兼容的信号输入电路的示意图；

图4是本实用新型的一实施例的电路示意图；

图5是本实用新型的一实施例的波形图。

具体实施方式

下面结合附图和实施例对本实用新型进一步说明。

本实用新型提出一种NPN信号和PNP信号兼容的信号输入电路，如图3所示，它包括IN-IO输入信号口、VCC、光耦PC1、电容C2、电阻R3、电阻R1、电阻R2、电容C1、限流电阻R4、二极管D1、IN-MCU输入信号口、三极管Q1、电容C3、电阻R7、电阻R6、限流电阻R5、稳压管Z1和GND2，IN-IO输入信号口与二极管D1的负极以及稳压管Z1的负极连接，二极管D1的正极与电阻R4的一端连接，电阻R4的另一端与电阻R3的一端、电容C2的一端、光耦PC1的二极管(AK)的负极(3)以及电阻R5的一端连接，电阻R3的另一端、电容C2的另一端以及光耦PC1的二极管(AK)的正极(1)连接并接VCC，光耦PC1的二次侧(CE)的一端(4)接地GND，光耦PC1的二次侧(CE)的另一端(6)与电阻R1的一端以及电阻R2的一端连接，电阻R1的另一端接3.3V，电阻R2的另一端与IN-MCU输入信号口以及电容C1的一端连接，电容C1的另一端接地GND，稳压管Z1的正极与电阻R6的一端连接，电阻R6的另一端与电阻R7的一端、电容C3的一端以及三极管Q1的B连接，电阻R7的另一端、电容C3的另一端以及三极管Q1的E连接并接GND2，三极管Q1的C与电阻R5的另一端连接。

该电路的电路原理如下：

1.当IN-IO输入信号口输入的是NPN的低电平信号时，VCC通过光耦PC1的二极管到电阻R4再到二极管D1形成一个回路，将光耦PC1的二次侧打通，后端MCU通过IN-MCU输入信号口接到一个低电平信号。

2.当IN-IO输入信号口输入的是PNP的高电平信号时，根据稳压管特性，当输入电压低于稳压管Z1的稳压值时信号被隔离了，当输入电压高于稳压管Z1的稳压值0.7V时，三级管Q1的PN结接通，接通后三级管Q1的CE接通，VCC通过光耦PC1的二极管到电阻R5和三极管Q1的CE，再到GND2形成一个回路，将光耦PC1二次侧打通，后端MCU通过IN-MCU输入信号口接到一个低电平信号。

实施例

如图4所示，一种NPN信号和PNP信号兼容的信号输入电路包括IN-IO输入信号口、VCC、光耦PC1、电容C2、电阻R3、电阻R1、电阻R2、电容C1、限流电阻R4、二极管D1、IN-MCU输入信号口、三极管Q1、电容C3、电阻R7、电阻R6、限流电阻R5、稳压管Z1、GND2、双极性高压V3、示波器XSC2，IN-IO输入信号口与二极管D1的负极、稳压管Z1的负极以及示波器XSC2的3连接，二极管D1的正极与电阻R4的一端连接，电阻R4的另一端与电阻R3的一端、光耦PC1的二极管的负极(2)以及电阻R5的一端连接，电阻R3的另一端以及光耦PC1的二极管的正极(1)连接并接V1(5V)，V1(5V)接GND，光耦PC1的二次侧的一端(3)接地GND，光耦PC1的二次侧的另一端(4)与电阻R1的一端以及电阻R2的一端连接，电阻R1的另一端接V2(5V)，V2(5V)接GND，电阻R2的另一端与IN-MCU输入信号口以及示波器XSC2的2连接，示波器XSC2的G接地GND，稳压管Z1的正极与电阻R6的一端连接，电阻R6的另一端与电阻R7的一端以及三极管Q1的基极连接，电阻R7的另一端、示波器XSC2的G、三极管Q1的集电极以及双极性高压V3的负极连接并接GND，三极管Q1的发射极与电阻R5的另一端连接，双极性高压V3的正极与二极管D1的负极连接。

该电路实际工作波形如图5所示：

虚线：IN-IO；实线：IN-MCU

当IN-IO(虚线)0V时，光耦通(实线是0V)；当IN-IO(虚线)上升到3.5V左右时，光耦不通(实线的线是5V)；当IN-IO(虚线)再上升到16V左右时，光耦又通了(实线的线是0V)；当IN-IO(虚线)下降到16V左右时，光耦不通(实线的线是5V)；当IN-IO(虚线)再下降到3.5V左右时，光耦又通了(实线的线是0V)；IN-IO(虚线)再降到0V光耦也是通的。即：

V(IN-IO)<3.5V 光耦通，

3.5V<V(IN-IO)<16V 光耦不通，

V(IN-IO)>16V 光耦通。

这个3.5V和16V都可以通过调节稳压管Z1和限流电阻R4来调节的：稳压管Z1的稳压值越大，16V越大；限流电阻R4越大，3.5V越小；限流电阻R4和R5最好设置成一样大。

对本实用新型保护范围的限制，所属领域技术人员应该明白，在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。

Claims

1.一种NPN信号和PNP信号兼容的信号输入电路，其特征在于：它包括IN-IO输入信号口、VCC、光耦PC1及其负载电路、限流电阻R4、二极管D1、IN-MCU输入信号口、三极管Q1及其负载电路、限流电阻R5、稳压管Z1和GND2，IN-IO输入信号口接收NPN的低电平信号或PNP的高电平信号，VCC、光耦PC1的二极管、限流电阻R4和二极管D1依次连成一个低电平传输回路，VCC、光耦PC1的二极管、限流电阻R5、三极管Q1的CE和GND2依次连成一个高电平传输回路，三极管Q1的CE接通由稳压管Z1的稳压值控制，光耦PC1的二次侧与IN-MCU输入信号口连接。

2.根据权利要求1所述的NPN信号和PNP信号兼容的信号输入电路，其特征在于：所述稳压管Z1的稳压值小于IN-IO输入信号口的输入电压，三极管Q1的PN结接通，此时三极管Q1的CE接通。

3.根据权利要求1所述的NPN信号和PNP信号兼容的信号输入电路，其特征在于：它包括IN-IO输入信号口、VCC、光耦PC1、电容C2、电阻R3、电阻R1、电阻R2、电容C1、限流电阻R4、二极管D1、IN-MCU输入信号口、三极管Q1、电容C3、电阻R7、电阻R6、限流电阻R5、稳压管Z1和GND2，IN-IO输入信号口与二极管D1的负极以及稳压管Z1的负极连接，二极管D1的正极与电阻R4的一端连接，电阻R4的另一端与电阻R3的一端、电容C2的一端、光耦PC1的二极管的负极以及电阻R5的一端连接，电阻R3的另一端、电容C2的另一端以及光耦PC1的二极管的正极连接并接VCC，光耦PC1的二次侧的一端接地GND，光耦PC1的二次侧的另一端与电阻R1的一端以及电阻R2的一端连接，电阻R1的另一端接3.3V，电阻R2的另一端与IN-MCU输入信号口以及电容C1的一端连接，电容C1的另一端接地GND，稳压管Z1的正极与电阻R6的一端连接，电阻R6的另一端与电阻R7的一端、电容C3的一端以及三极管Q1的B连接，电阻R7的另一端、电容C3的另一端以及三极管Q1的E连接并接GND2，三极管Q1的C与电阻R5的另一端连接。