CN209435101U - 用于功率器件的驱动电路 - Google Patents

Abstract

本实用新型公开了一种用于功率器件的驱动电路，包括第一NMOS管MNPWR、第二NMOS管MNPRE、第三NMOS管MN1、第一PMOS管MP1、电感L、第一二极管Dpwr、第一电容Cboost、电阻R1，上述第一NMOS管MNPWR的漏极与VIN输入信号连接，上述第一NMOS管MNPWR的源极通过电感L连接VOUT输出信号，并且上述第一NMOS管MNPWR的源极还连接第一二极管Dpwr的负极，上述第一二极管Dpwr的正极接地，上述第一NMOS管MNPWR的栅极连接第三NMOS管MN1的漏极和第二NOMS管MNPRE的源极，并通过电阻R1连接第一PMOS管MP1的漏极。本实用新型在功率器件MNPWR开通时刻，第二NMOS管MNPRE提供了主要的充电电流给MNPWR栅极充电，可以减小流过驱动级的峰值电流，也可以减小Cboost的峰值放电电流和放电电荷。相应地，MP1面积和Cboost容值也可以减小。

Description

用于功率器件的驱动电路

技术领域

本实用新型涉及集成电路技术领域，具体涉及一种用于功率器件的驱动电路。

背景技术

目前开关电源得到广泛的应用。同等条件下N型MOSFET比P型MOSFET导通电阻更小，因此开关电源常用增强型N型MOSFET功率器件。

高通道N型MOSFET功率器件应用中，通常采用自举电路给驱动电路供电。图1是一个非同步的降压开关电源电路（非同步BUCK电路）；图2为同步降压开关电源电路（同步BUCK电路）；图3是简化后的自举驱动电路。如图1所示，自举二极管D1和自举电容Cboost组成自举供电电路，产生高通道电源，高通道电源高电位端为HB，高通道电源低电位端为HS。高通道电源给电平移位模块LEVEL SHFIT、缓冲级BUFFER、驱动输出级（MP1和MN1）供电。

高通道控制信号通过电平移位模块LEVEL SHFIT、缓冲级BUFFER后产生预驱动信号HPRE，预驱动信号HPRE通过驱动输出级（MP1和MN1），产生驱动信号HO驱动功率器件MNPWR。图3为图1简化后的驱动电路。

功率MOS管为电压控制器件，栅极有较大的输入电容，通过给功率MOS管栅极充电，使栅-源电压升高，开通功率MOS管。图12显示了 栅-源电压与栅极电荷的关系。

为了加快功率MOS管的开通速度以减小功率MOS管的开通损耗，需要一个高的峰值驱动电流以减小功率MOS管的开通时间。开通时刻，高的驱动电流会流过MP1和Cboost，给功率MOS管的栅极充电；关断时刻，功率MOS管的栅极通过MN1放电。

因此，驱动输出级MP1和MN1的导通电阻需要足够小，这样才能得到足够大的驱动电流。自举电容Cboost需要足够大，这样高通道电源HB和HS之间电压波动也不大，不影响高通道电源供电的模块如电平移位模块LEVEL SHFIT、缓冲级BUFFER、驱动输出级（MP1和MN1等）的正常工作。

另外，因为存在寄生电感和寄生电容，高的峰值驱动电流会有其他不良影响。

实用新型内容

本实用新型的目的在于提供一种用于功率器件的驱动电路，解决驱动电流峰值过高的问题。

为解决上述的技术问题，本实用新型采用以下技术方案：

一种用于功率器件的驱动电路，包括第一NMOS管MNPWR、第二NMOS管MNPRE、第三NMOS管MN1、第一PMOS管MP1、电感L、第一二极管Dpwr、第一电容Cboost、电阻R1，上述第一NMOS管MNPWR的漏极与VIN输入信号连接，上述第一NMOS管MNPWR的源极通过电感L连接VOUT输出信号，并且上述第一NMOS管MNPWR的源极还连接第一二极管Dpwr的负极，上述第一二极管Dpwr的正极接地，上述第一NMOS管MNPWR的栅极连接第三NMOS管MN1的漏极和第二NOMS管MNPRE的源极，并通过电阻R1连接第一PMOS管MP1的漏极；上述第二NMOS管MNPRE的漏极连接VIN输入信号，上述第二NMOS管MNPRE的栅极连接第一PMOS管MP1的漏极，上述第一PMOS管MP1的源极连接高通道电源的高电位端HB，上述第三NMOS管MN1的源极连接高通道电源的低电位端HS，上述第一PMOS管MP1的栅极和第三NMOS管MN1的栅极均连接预驱动信号HPRE；上述第一电容Cboost连接在高通道电源的高电位端HB和低电位端HS之间。

作为优选，上述第二NMOS管的漏极MNPRE通过第二二极管D2连接VIN输入信号，并且上述第二二极管D2的正极连接VIN输入信号，负极连接第二NMOS管MNPRE的漏极。

作为优选，上述第二NMOS管MNPRE的漏极通过三极管QD连接VIN输入信号，并且上述三极管QD的基极和集电极均连接VIN信号，上述三极管QD的发射极连接第二NMOS管MNPRE的漏极。

作为优选，上述第二NMOS管MNPRE的漏极通过第五NMOS管MND连接VIN输入信号，并且上述第五NMOS管MND的栅极和源极均连接VIN信号，上述第五NMOS管MND的漏极连接第二NMOS管MNPRE的漏极。

一种用于功率器件的驱动电路，包括第一NMOS管MNPWR、第二NMOS管MNPRE、第一双极性三极管QN1、第二双极性三极管QP1、电感L、第一二极管Dpwr、第二二极管D2、第一电容Cboost、电阻R1，上述第一NMOS管MNPWR的漏极与VIN输入信号连接，上述第一NMOS管MNPWR的源极通过电感L连接VOUT输出信号，并且上述第一NMOS管MNPWR的源极还连接第一二极管Dpwr的负极，上述第一二极管Dpwr的正极接地，上述第一NMOS管MNPWR的栅极连接第一双极性三极管QN1的集电极和第二NOMS管MNPRE的源极，并通过电阻R1连接第二双极性三极管QP1的集电极；上述第二NMOS管的漏极MNPRE通过第二二极管D2连接VIN输入信号，所上述第二NMOS管MNPRE的栅极连接第二双极性三极管QP1的集电极，上述第二双极性三极管QP1的发射极连接高通道电源的高电位端HB，上述第一双极性三极管QN1的发射极连接高通道电源的低电位端HS，上述第二双极性三极管QP1的基极和第一双极性三极管QN1的基极均连接预驱动信号HPRE；上述第一电容Cboost连接在高通道电源的高电位端HB和低电位端HS之间。

一种用于功率器件的驱动电路，包括第一NMOS管MNPWR、第二NMOS管MNPRE、第三NMOS管MN1、第四NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、电感L、第一二极管Dpwr、第一电容Cboost，上述第一NMOS管MNPWR的漏极与VIN输入信号连接，上述第一NMOS管MNPWR的源极通过电感L连接VOUT输出信号，并且上述第一NMOS管MNPWR的源极还连接第一二极管Dpwr的负极，上述第一二极管Dpwr的正极接地，上述第一NMOS管MNPWR的栅极连接第四NMOS管MN2的漏极、第二NOMS管MNPRE的源极、第二PMOS管MP2的漏极，上述第二NMOS管MNPRE的漏极连接VIN输入信号，上述第二NMOS管MNPRE的栅极连接第一PMOS管MP1的漏极和第三NMOS管MN1的漏极，上述第一PMOS管MP1的源极和第二PMOS管MP2的源极均连接高通道电源的高电位端HB，上述第三NMOS管MN1的源极和第四NMOS管MN2的源极均连接高通道电源的低电位端HS，上述第一PMOS管MP1的栅极、第二PMOS管MP2的栅极、第三NMOS管MN1和第四NMOS管MN2的栅极均连接预驱动信号HPRE；上述第一电容Cboost连接在高通道电源的高电位端HB和低电位端HS之间。

作为优选，上述第二PMOS管MP2通过第二电阻R连接预驱动信号HPRE。

作为优选，上述第二PMOS管MP2通过延时单元delay连接预驱动信号HPRE。

与现有技术相比，本实用新型的有益效果是：

本实用新型在功率器件MNPWR开通时刻，第二NMOS管MNPRE提供了主要的充电电流给MNPWR栅极充电，可以减小流过驱动级的峰值电流，也可以减小Cboost的峰值放电电流和放电电荷。相应地，MP1面积和Cboost容值也可以减小。

附图说明

图1为传统的非同步buck自举驱动电路。

图2为传统的同步buck自举驱动电路。

图3为传统的简化后的自举驱动电路。

图4为本实用新型的基本电路结构示意图。

图5为本实用新型的一个实施例的电路结构示意图。

图6为本实用新型的其他实施例的电路结构示意图。

图7为本实用新型的其他实施例的电路结构示意图。

图8为本实用新型的其他实施例的电路结构示意图。

图9为本实用新型的其他实施例的电路结构示意图。

图10为本实用新型的其他实施例的电路结构示意图。

图11为本实用新型的其他实施例的电路结构示意图。

图12为本实用新型的其他实施例的其他单向导通器件的示意图。

图13为栅-源电压与栅极电荷的关系示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图4示出了本实用新型的一个实施例，一种用于功率器件的驱动电路，包括第一NMOS管MNPWR、第二NMOS管MNPRE、第三NMOS管MN1、第一PMOS管MP1、电感L、第一二极管Dpwr、第一电容Cboost、电阻R1，上述第一NMOS管MNPWR的漏极与VIN输入信号连接，上述第一NMOS管MNPWR的源极通过电感L连接VOUT输出信号，并且上述第一NMOS管MNPWR的源极还连接第一二极管Dpwr的负极，上述第一二极管Dpwr的正极接地，上述第一NMOS管MNPWR的栅极连接第三NMOS管MN1的漏极和第二NOMS管MNPRE的源极，并通过电阻R1连接第一PMOS管MP1的漏极；上述第二NMOS管MNPRE的漏极连接VIN输入信号，上述第二NMOS管MNPRE的栅极连接第一PMOS管MP1的漏极，上述第一PMOS管MP1的源极连接高通道电源的高电位端HB，上述第三NMOS管MN1的源极连接高通道电源的低电位端HS，上述第一PMOS管MP1的栅极和第三NMOS管MN1的栅极均连接预驱动信号HPRE；上述第一电容Cboost连接在高通道电源的高电位端HB和低电位端HS之间。

上述第二NMOS管的漏极MNPRE通过第二二极管D2连接VIN输入信号，并且上述第二二极管D2的正极连接VIN输入信号，负极连接第二NMOS管MNPRE的漏极。在这里增加了一个单向导通器件，作用是：当HO>VIN时，D2阻挡了充电电流i1流向VIN，使充电电流i1全部流入MNPWR栅极，避免充电电流i1的损失。

本实施例中的工作原理是：当HPRE为低时，MP1开通，MN1关断，HO1为高。HO1为高，通过R1给MNPWR栅极充电，充电电流i1受R1限制而较小，由Cboost提供。HO1为高，MNPRE开通，给MNPWR栅极充电，充电电流i2很大，由vin提供。当HO>=VIN时，充电电流i1的路径为Cboost，MP1，R1，使HO继续上升，直至与HB电位相等。当HO>VIN时，D2阻挡了充电电流i1流向VIN，使充电电流i1全部流入MNPWR栅极，避免充电电流i1的损失。

当HPRE为高时，MP1关断，MN1开通，HO1为低。MNPWR栅极电荷通过MN1被迅速放掉，因此，MNPWR可以快速关断。因MNPRE远比MNPWR小，很小的MNPRE栅极电荷也通过R1和MN1被迅速放掉，因此，MNPRE也可以快速关断。

综上上述，在功率器件MNPWR开通时刻，第二NMOS管MNPRE提供了主要的充电电流给MNPWR栅极充电，可以减小件流过驱动级的峰值电流，也可以减小Cboost的峰值放电电流和放电电荷。相应地，MP1面积和Cboost容值也可以减小。同时，不影响功率器件MNPWR关断速度。

D2也可以是具有单向导电特性（类似二极管）的其它器件或电路，包括但不限于图12所示器件及其应用方法。图10和图11是两个使用单向导电特性的其它器件或电路的实施例子。

图10示出了本实用新型的另一个实施例，该实施例中将第二二极管D2更换为三极管QD，即上述第二NMOS管MNPRE的漏极通过三极管QD连接VIN输入信号，并且上述三极管QD的基极和集电极均连接VIN信号，上述三极管QD的发射极连接第二NMOS管MNPRE的漏极。

图11示出了本实用新型的另一个实施例，该实施例中将第二二极管D2更换为第五NMOS管MND，即上述第二NMOS管MNPRE的漏极通过第五NMOS管MND连接VIN输入信号，并且上述第五NMOS管MND的栅极和源极均连接VIN信号，上述第五NMOS管MND的漏极连接第二NMOS管MNPRE的漏极。

图6示出了采用双极性三极管来实现驱动电路的实施例，一种用于功率器件的驱动电路，包括第一NMOS管MNPWR、第二NMOS管MNPRE、第一双极性三极管QN1、第二双极性三极管QP1、电感L、第一二极管Dpwr、第二二极管D2、第一电容Cboost、电阻R1，上述第一NMOS管MNPWR的漏极与VIN输入信号连接，上述第一NMOS管MNPWR的源极通过电感L连接VOUT输出信号，并且上述第一NMOS管MNPWR的源极还连接第一二极管Dpwr的负极，上述第一二极管Dpwr的正极接地，上述第一NMOS管MNPWR的栅极连接第一双极性三极管QN1的集电极和第二NOMS管MNPRE的源极，并通过电阻R1连接第二双极性三极管QP1的集电极；上述第二NMOS管的漏极MNPRE通过第二二极管D2连接VIN输入信号，所上述第二NMOS管MNPRE的栅极连接第二双极性三极管QP1的集电极，上述第二双极性三极管QP1的发射极连接高通道电源的高电位端HB，上述第一双极性三极管QN1的发射极连接高通道电源的低电位端HS，上述第二双极性三极管QP1的基极和第一双极性三极管QN1的基极均连接预驱动信号HPRE；上述第一电容Cboost连接在高通道电源的高电位端HB和低电位端HS之间。

在功率器件MNPWR开通时刻，R1是限制了高通道电源HB（Cboost）给功率器件MNPWR栅极充电电流i1。也可以用其它方式实现，图7就是通过MP2来调节栅极充电电流i1，通过MN2来调节栅极放电电流。

如图7所示，一种用于功率器件的驱动电路，包括第一NMOS管MNPWR、第二NMOS管MNPRE、第三NMOS管MN1、第四NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、电感L、第一二极管Dpwr、第一电容Cboost，上述第一NMOS管MNPWR的漏极与VIN输入信号连接，上述第一NMOS管MNPWR的源极通过电感L连接VOUT输出信号，并且上述第一NMOS管MNPWR的源极还连接第一二极管Dpwr的负极，上述第一二极管Dpwr的正极接地，上述第一NMOS管MNPWR的栅极连接第四NMOS管MN2的漏极、第二NOMS管MNPRE的源极、第二PMOS管MP2的漏极，上述第二NMOS管MNPRE的漏极连接VIN输入信号，上述第二NMOS管MNPRE的栅极连接第一PMOS管MP1的漏极和第三NMOS管MN1的漏极，上述第一PMOS管MP1的源极和第二PMOS管MP2的源极均连接高通道电源的高电位端HB，上述第三NMOS管MN1的源极和第四NMOS管MN2的源极均连接高通道电源的低电位端HS，上述第一PMOS管MP1的栅极、第二PMOS管MP2的栅极、第三NMOS管MN1和第四NMOS管MN2的栅极均连接预驱动信号HPRE；上述第一电容Cboost连接在高通道电源的高电位端HB和低电位端HS之间。

图8在图7的基础上增加了一个电阻，即上述第二PMOS管MP2通过第二电阻R连接预驱动信号HPRE。在本实施例中在在MP2栅极上串了一个电阻，实现MP2的延时开通。

图9在图8的基础上增加了延时单元，即上述第二PMOS管MP2通过延时单元delay连接预驱动信号HPRE。HPRE通过延时单元驱动MP2，实现MP2的延时开通。

在本说明书中所谈到的“一个实施例”、“另一个实施例”、 “实施例”、“优选实施例”等，指的是结合该实施例描述的具体特征、结构或者特点包括在本申请概括性描述的至少一个实施例中。在说明书中多个地方出现同种表述不是一定指的是同一个实施例。进一步来说，结合任一实施例描述一个具体特征、结构或者特点时，所要主张的是结合其他实施例来实现这种特征、结构或者特点也落在本实用新型的范围内。

尽管这里参照本实用新型的多个解释性实施例对本实用新型进行了描述，但是，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。更具体地说，在本申请公开、附图和权利要求的范围内，可以对主题组合布局的组成部件和/或布局进行多种变型和改进。除了对组成部件和/或布局进行的变形和改进外，对于本领域技术人员来说，其他的用途也将是明显的。

Claims (8)

1.一种用于功率器件的驱动电路，其特征在于：包括第一NMOS管MNPWR、第二NMOS管MNPRE、第三NMOS管MN1、第一PMOS管MP1、电感L、第一二极管Dpwr、第一电容Cboost、电阻R1，

所述第一NMOS管MNPWR的漏极与VIN输入信号连接，所述第一NMOS管MNPWR的源极通过电感L连接VOUT输出信号，并且所述第一NMOS管MNPWR的源极还连接第一二极管Dpwr的负极，所述第一二极管Dpwr的正极接地，所述第一NMOS管MNPWR的栅极连接第三NMOS管MN1的漏极和第二NOMS管MNPRE的源极，并通过电阻R1连接第一PMOS管MP1的漏极；

所述第二NMOS管MNPRE的漏极连接VIN输入信号，所述第二NMOS管MNPRE的栅极连接第一PMOS管MP1的漏极，

所述第一PMOS管MP1的源极连接高通道电源的高电位端HB，所述第三NMOS管MN1的源极连接高通道电源的低电位端HS，所述第一PMOS管MP1的栅极和第三NMOS管MN1的栅极均连接预驱动信号HPRE；

所述第一电容Cboost连接在高通道电源的高电位端HB和低电位端HS之间。

2.根据权利要求1所述的用于功率器件的驱动电路，其特征在于：所述第二NMOS管的漏极MNPRE通过第二二极管D2连接VIN输入信号，并且所述第二二极管D2的正极连接VIN输入信号，负极连接第二NMOS管MNPRE的漏极。

3.根据权利要求1所述的用于功率器件的驱动电路，其特征在于：所述第二NMOS管MNPRE的漏极通过三极管QD连接VIN输入信号，并且所述三极管QD的基极和集电极均连接VIN信号，所述三极管QD的发射极连接第二NMOS管MNPRE的漏极。

4.根据权利要求1所述的用于功率器件的驱动电路，其特征在于：所述第二NMOS管MNPRE的漏极通过第五NMOS管MND连接VIN输入信号，并且所述第五NMOS管MND的栅极和源极均连接VIN信号，所述第五NMOS管MND的漏极连接第二NMOS管MNPRE的漏极。

5.一种用于功率器件的驱动电路，其特征在于：包括第一NMOS管MNPWR、第二NMOS管MNPRE、第一双极性三极管QN1、第二双极性三极管QP1、电感L、第一二极管Dpwr、第二二极管D2、第一电容Cboost、电阻R1，

所述第一NMOS管MNPWR的漏极与VIN输入信号连接，所述第一NMOS管MNPWR的源极通过电感L连接VOUT输出信号，并且所述第一NMOS管MNPWR的源极还连接第一二极管Dpwr的负极，所述第一二极管Dpwr的正极接地，所述第一NMOS管MNPWR的栅极连接第一双极性三极管QN1的集电极和第二NOMS管MNPRE的源极，并通过电阻R1连接第二双极性三极管QP1的集电极；

所述第二NMOS管的漏极MNPRE通过第二二极管D2连接VIN输入信号，所述第二NMOS管MNPRE的栅极连接第二双极性三极管QP1的集电极，

所述第二双极性三极管QP1的发射极连接高通道电源的高电位端HB，所述第一双极性三极管QN1的发射极连接高通道电源的低电位端HS，所述第二双极性三极管QP1的基极和第一双极性三极管QN1的基极均连接预驱动信号HPRE；

所述第一电容Cboost连接在高通道电源的高电位端HB和低电位端HS之间。

6.一种用于功率器件的驱动电路，其特征在于：包括第一NMOS管MNPWR、第二NMOS管MNPRE、第三NMOS管MN1、第四NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、电感L、第一二极管Dpwr、第一电容Cboost、电阻R1，

所述第一NMOS管MNPWR的漏极与VIN输入信号连接，所述第一NMOS管MNPWR的源极通过电感L连接VOUT输出信号，并且所述第一NMOS管MNPWR的源极还连接第一二极管Dpwr的负极，所述第一二极管Dpwr的正极接地，所述第一NMOS管MNPWR的栅极连接第四NMOS管MN2的漏极、第二NOMS管MNPRE的源极、第二PMOS管MP2的漏极，

所述第二NMOS管MNPRE的漏极连接VIN输入信号，所述第二NMOS管MNPRE的栅极连接第一PMOS管MP1的漏极和第三NMOS管MN1的漏极，

所述第一PMOS管MP1的源极和第二PMOS管MP2的源极均连接高通道电源的高电位端HB，所述第三NMOS管MN1的源极和第四NMOS管MN2的源极均连接高通道电源的低电位端HS，

所述第一PMOS管MP1的栅极、第二PMOS管MP2的栅极、第三NMOS管MN1和第四NMOS管MN2的栅极均连接预驱动信号HPRE；

所述第一电容Cboost连接在高通道电源的高电位端HB和低电位端HS之间。

7.根据权利要求6所述的用于功率器件的驱动电路，其特征在于：所述第二PMOS管MP2通过第二电阻R连接预驱动信号HPRE。

8.根据权利要求6所述的用于功率器件的驱动电路，其特征在于：所述第二PMOS管MP2通过延时单元delay连接预驱动信号HPRE。