CN209433225U - 用于列车网络输入输出系统的处理装置 - Google Patents
用于列车网络输入输出系统的处理装置 Download PDFInfo
- Publication number
- CN209433225U CN209433225U CN201920403799.7U CN201920403799U CN209433225U CN 209433225 U CN209433225 U CN 209433225U CN 201920403799 U CN201920403799 U CN 201920403799U CN 209433225 U CN209433225 U CN 209433225U
- Authority
- CN
- China
- Prior art keywords
- interface
- cpu
- output system
- processing unit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 38
- 239000013078 crystal Substances 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 208000025274 Lightning injury Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
本实用新型提供一种用于列车网络输入输出系统的处理装置，两个网络接口和两个CPU均连接至以太网交换机芯片，两个CPU均连接至可编程器件，可编程器件通过总线驱动器连接并行总线接口，依次通过Interbus协议芯片和串口收发芯片连接Interbus总线接口；两个SPI接口分别连接至两个CPU，I/O接口连接可编程器件，即：通过采用双CPU冗余架构，在一块板卡上集成两个主从工作模式或同步工作模式的CPU芯片，两个芯片之间共享存储器，有效提高了输入输出系统的安全性和灵活性，另外，通过集成interbus通信接口和并行总线接口，有效解决了兼容性不好的问题。
Description
技术领域
本实用新型涉及列车控制技术领域，尤其涉及一种用于列车网络输入输出系统的处理装置。
背景技术
现代化动车组普遍采用列车网络控制系统对车辆进行检测、控制和诊断，作为动车组的神经中枢，列车网络控制系统可以控制和管理列车的牵引\制动\车门\照明等各个子系统。
列车网络控制系统包括：中央控制单元、中继器、人机交互界面及输入输出系统等多个设备。其中，输入输出系统数目最多，分布于每节车厢的电器柜内，主要完成TCMS系统与车辆侧非智能设备接口。大量车辆内子系统(牵引、制动、灯控)的控制和信号采集都通过硬线汇总到每节车厢的电气柜，然后通过输入输出系统完成与动车网络主干网的相互通信，输入输出系统的性能直接关系到列车中央控制单元对各车辆单元设备状态的监控。而现有输入输出系统兼容性不好且安全性和灵活性较低。
实用新型内容
有鉴于此，本实用新型提供一种用于列车网络输入输出系统的处理装置，采用双CPU冗余架构，在一块板卡上集成两个主从工作模式或同步工作模式的CPU芯片，两个芯片之间共享存储器，有效提高了输入输出系统的安全性和灵活性，另外，通过集成interbus通信接口和并行总线接口，有效解决了兼容性不好的问题。
为了实现上述目的，本实用新型采用如下技术方案：
一种用于列车网络输入输出系统的处理装置，包括：前接口模块、处理模块、可编程器件以及背板接口模块，
该前接口模块包括：两个网络接口以及以太网交换机芯片；
该处理模块包括：两个CPU；
该背板接口模块包括：总线驱动器、Interbus协议芯片、串口收发芯片、并行总线接口、Interbus总线接口、两个SPI接口以及I/O接口；
其中，每个网络接口通过所述以太网交换机芯片连接至对应的CPU，两个CPU均连接至该可编程器件，
该可编程器件通过总线驱动器连接并行总线接口，并依次通过Interbus协议芯片和串口收发芯片连接Interbus总线接口；
每个SPI接口分别连接至对应的CPU，该I/O接口连接该可编程器件。
进一步地，该前接口模块还包括：两个LED显示单元，两个LED显示单元分别连接至两个CPU，用于显示CPU的工作状态。
进一步地，该处理模块还包括：晶振单元、电压管理单元以及RC单元。
进一步地，该前接口模块还包括：四个网络变压器，两个网络接口分别通过两个网络变压器连接至该以太网交换机芯片，两个CPU分别通过两个网络变压器连接至该以太网交换机芯片。
进一步地，该背板接口模块还包括：电平转换芯片，在该Interbus总线接口、该SPI接口以及该I/O接口之前均设置一电平转换芯片。
进一步地，该串口收发芯片采用485收发器。
进一步地，该Interbus协议芯片采用SUPI3芯片。
进一步地，还包括：存储器，该存储器连接该可编程器件。
进一步地，该可编程器件采用FPGA或CPLD。
本实用新型提供的用于列车网络输入输出系统的处理装置，包括：前接口模块、处理模块、可编程器件以及背板接口模块，该前接口模块包括：两个网络接口以及以太网交换机芯片；该处理模块包括：两个CPU；该背板接口模块包括：总线驱动器、Interbus协议芯片、串口收发芯片、并行总线接口、Interbus总线接口、两个SPI接口以及I/O接口；其中，每个网络接口通过所述以太网交换机芯片连接至对应的CPU，两个CPU均连接至该可编程器件，该可编程器件通过总线驱动器连接并行总线接口，并依次通过Interbus协议芯片和串口收发芯片连接Interbus总线接口；每个SPI接口分别连接至对应的CPU，该I/O接口连接该可编程器件，即：通过采用双CPU冗余架构，在一块板卡上集成两个主从工作模式或同步工作模式的CPU芯片，两个芯片之间共享存储器，有效提高了输入输出系统的安全性和灵活性，另外，通过集成interbus通信接口和并行总线接口，有效解决了兼容性不好的问题。
为让本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示出了本实用新型实施例用于列车网络输入输出系统的处理装置的结构框图一；
图2示出了本实用新型实施例用于列车网络输入输出系统的处理装置的结构框图二；
图3示出了本实用新型实施例用于列车网络输入输出系统的处理装置的局部电路图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
现有列车网络控制系统中的输入输出系统采用interbus总线作为设备总线通信，配合单一的CPU工作，兼容性不好且安全性和灵活性较低。
为解决现有技术中的上述技术问题，本实用新型实施例提供一种用于列车网络输入输出系统的处理装置，通过采用双CPU冗余架构，在一块板卡上集成两个主从工作模式或同步工作模式的CPU芯片，两个芯片之间共享存储器，有效提高了输入输出系统的安全性和灵活性，另外，通过集成interbus通信接口和并行总线接口，有效解决了兼容性不好的问题。
图1示出了本实用新型实施例用于列车网络输入输出系统的处理装置的结构框图一。如图1所示，该用于列车网络输入输出系统的处理装置(也可称为中央处理单元板卡)包括：前接口模块10、处理模块20、可编程器件30以及背板接口模块40。
具体地，该前接口模块10提供以太网接口，用于外部设备(如计算机、笔记本电脑或者列车网络中的各子系统)接入板卡，与板卡中的CPU进行交互。
该处理模块20用于对其接收的信号进行处理，并输出处理后的信号。
该可编程器件30用于控制该处理模块20中的双CPU工作。该可编程器件30与该处理模块20通过一些总线和I/O信号连接。
该背板接口模块40用于提供多种接口，以便与列车网络中的各子系统通过接口通信连接。
其中，该前接口模块10包括：两个网络接口以及用于使接收数据进行无冲突传输的以太网交换机芯片。该处理模块20包括：CPU1和CPU2。该背板接口模块40包括：总线驱动器、Interbus协议芯片、串口收发芯片、并行总线接口、Interbus总线接口、两个SPI接口以及I/O接口。
两个网络接口和两个CPU均连接至该以太网交换机芯片(如KSZ8895)，两个CPU均连接至该可编程器件。该可编程器件通过总线驱动器连接并行总线接口，依次通过Interbus协议芯片和串口收发芯片连接Interbus总线接口。两个SPI接口分别连接至两个CPU，该I/O接口连接该可编程器件。
另外，该串口收发芯片可采用485收发器。该Interbus协议芯片可采用SUPI3芯片。
该可编程器件可采用FPGA或CPLD实现，如EP4CE15Fxx。
CPU可采用ARM微控制器(如STM32F4xx)实现。
下面，举例对本实用新型实施例提供的处理装置的工作原理进行说明：
当笔记本电脑需要访问处理装置中的两个CPU时，该笔记本电脑可以通过网线连接两个网络接口，通过以太网交换机芯片分别与CPU1和CPU2进行交互，可编程器件控制CPU1和CPU2工作。
当列车网络中的某一子系统需要通过并行总线接口访问处理装置时，将该子系统通过数据线连接至该并行总线接口，数据通过该并行总线接口、总线驱动器传输至可编程器件，由可编程器件控制双CPU，CPU处理后的数据再反馈给该子系统。
接口部分要实现interbus通信功能，通过FPGA连接到SUPI3芯片的通信接口，然后通过差分驱动芯片(如SP490)得到485信号。
通过上述技术方案可以得知，本实用新型提供的用于列车网络输入输出系统的处理装置通过采用双CPU冗余架构，在一块板卡上集成两个主从工作模式或同步工作模式的CPU芯片，两个芯片之间共享存储器，有效提高了输入输出系统的安全性和灵活性，集成度更高，另外，通过集成interbus通信接口和并行总线接口，有效解决了兼容性不好的问题，扩展性好。
另外，本实用新型实施例提供的处理装置，每个CPU均接出一SPI接口，用于在不需要双CPU主从或同步时，直接通过该SPI接口与各子系统交互，相当于一个双通道双CPU的中央处理单元板卡，各CPU分别执行各自的任务，由此增加了该列车网络输入输出系统的处理装置的功能，提高了通用性。
在一个可选的实施例中，参见图2，该前接口模10还可以包括：两个LED显示单元，两个LED显示单元分别连接至两个CPU，用于显示CPU的工作状态。
在一个可选的实施例中，该处理模块还包括与CPU1配合的外围电路1以及与CPU2配合的外围电路2，该外围电路1和外围电路2均包括：晶振单元、电压管理单元以及RC单元等。
在一个可选的实施例中，该前接口模块还包括：四个网络变压器(如HX1188)，两个网络接口分别通过与其对应的网络变压器连接至该以太网交换机芯片，两个CPU分别通过两个网络变压器连接至该以太网交换机芯片。
具体地，该网络变压器用于信号电平耦合，能够有效增强信号，使其传输距离更远；另外，还能使芯片端与外部隔离，提高抗干扰能力，保护芯片免收雷击等干扰，并能适应不同电平，提高兼容性。
在一个可选的实施例中，该背板接口模块40还可以包括：电平转换芯片，在该Interbus总线接口、该SPI接口以及该I/O接口之前均设置一电平转换芯片，用于匹配外部电平标准，有效提高了接口的兼容性和稳定性。
在一个可选的实施例中，该电平转换芯片可采用SN74ALVC164245。
在一个可选的实施例中，还可以包括：存储器，也可称为共享存储芯片(NVRAM)，该存储器通过总线连接该可编程器件，FPGA可以直接访问NVRAM，两个CPU也可以通过FPGA访问NVRAM。
图3示出了本实用新型实施例用于列车网络输入输出系统的处理装置的局部电路图，具体示出了FPGA与其中一个CPU之间的电路以及FPGA与接口的部分细化说明，因FPGA与两个CPU之间的信号关系一致，故下面以其中一个CPU为例，给出一个CPU与FPGA之间的接口关系，总线部分21为ISA信号，要包括地址信号Addr[23：17]、SA[19：0]、MEMCS16，读写信号(MEMR#、MEMW#)，数据总线SD[15：0]，时钟信号sysclk、等待信号IOCHRDY和中断信号IRQ等。I/O部分22包括的信号有CPU生命信号(life)、CPU主信号(Ismaster)、从设置信号(Setslave)、同步节点信号(sync)、启动信号(start)、复位信号(rst)、停止信号(stop)。FPGA与外部总线接口的总线部分23与总线部分21包含的内容相同，要经过一级总线驱动器输出。另外，I/O信号主要包括片选cs[5：0]、复位信号rst和普通输入输出GPIO，这一部分信号经过电平转换芯片传送到外部接口。所有的总线接口连接到FPGA内部的总线管理程序模块，life、Ismaster、Setslave连接到FPGA内部的诊断程序模块，sync、start、rst、stop信号连接到FPGA内部的同步设置程序模块。FPGA内部可以映射CPU的串口输出，接到interbus协议芯片24，再通过485收发器25连接到外部背板。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (9)
1.一种用于列车网络输入输出系统的处理装置，其特征在于，包括：前接口模块、处理模块、可编程器件以及背板接口模块，
所述前接口模块包括：两个网络接口以及以太网交换机芯片；
所述处理模块包括：两个CPU；
所述背板接口模块包括：总线驱动器、Interbus协议芯片、串口收发芯片、并行总线接口、Interbus总线接口、两个SPI接口以及I/O接口；
其中，每个网络接口通过所述以太网交换机芯片连接至对应的CPU，两个CPU均连接至所述可编程器件，
所述可编程器件通过总线驱动器连接并行总线接口，并依次通过Interbus协议芯片和串口收发芯片连接Interbus总线接口；
每个SPI接口分别连接至对应的CPU，所述I/O接口连接所述可编程器件。
2.根据权利要求1所述的用于列车网络输入输出系统的处理装置，其特征在于，所述前接口模块还包括：两个LED显示单元，两个LED显示单元分别连接至两个CPU，用于显示CPU的工作状态。
3.根据权利要求1所述的用于列车网络输入输出系统的处理装置，其特征在于，所述处理模块还包括：晶振单元、电压管理单元以及RC单元。
4.根据权利要求1所述的用于列车网络输入输出系统的处理装置，其特征在于，所述前接口模块还包括：四个网络变压器，两个网络接口分别通过两个网络变压器连接至所述以太网交换机芯片，两个CPU分别通过两个网络变压器连接至所述以太网交换机芯片。
5.根据权利要求1所述的用于列车网络输入输出系统的处理装置，其特征在于，所述背板接口模块还包括：电平转换芯片，在所述Interbus总线接口、所述SPI接口以及所述I/O接口之前均设置一电平转换芯片。
6.根据权利要求1所述的用于列车网络输入输出系统的处理装置，其特征在于，所述串口收发芯片采用485收发器。
7.根据权利要求1所述的用于列车网络输入输出系统的处理装置，其特征在于，所述Interbus协议芯片采用SUPI3芯片。
8.根据权利要求1所述的用于列车网络输入输出系统的处理装置，其特征在于，还包括：存储器，所述存储器连接所述可编程器件。
9.根据权利要求1所述的用于列车网络输入输出系统的处理装置，其特征在于，所述可编程器件采用FPGA或CPLD。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920403799.7U CN209433225U (zh) | 2019-03-27 | 2019-03-27 | 用于列车网络输入输出系统的处理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920403799.7U CN209433225U (zh) | 2019-03-27 | 2019-03-27 | 用于列车网络输入输出系统的处理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209433225U true CN209433225U (zh) | 2019-09-24 |
Family
ID=67978966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920403799.7U Active CN209433225U (zh) | 2019-03-27 | 2019-03-27 | 用于列车网络输入输出系统的处理装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209433225U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109947019A (zh) * | 2019-03-27 | 2019-06-28 | 中国铁道科学研究院集团有限公司 | 列车网络输入输出系统的处理装置及并行工作控制方法 |
| CN112009369A (zh) * | 2020-08-17 | 2020-12-01 | 黄冈格罗夫氢能汽车有限公司 | 一种燃料电池氢能汽车车机系统架构 |
-
2019
- 2019-03-27 CN CN201920403799.7U patent/CN209433225U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109947019A (zh) * | 2019-03-27 | 2019-06-28 | 中国铁道科学研究院集团有限公司 | 列车网络输入输出系统的处理装置及并行工作控制方法 |
| CN112009369A (zh) * | 2020-08-17 | 2020-12-01 | 黄冈格罗夫氢能汽车有限公司 | 一种燃料电池氢能汽车车机系统架构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109947019A (zh) | 列车网络输入输出系统的处理装置及并行工作控制方法 | |
| CN102023953B (zh) | 具有多路i2c总线的系统的控制方法 | |
| CN104021102B (zh) | 基于状态机和片内总线的cpci串口板及其工作方法 | |
| CN201604665U (zh) | 一种列控中心通信接口设备 | |
| CN101312302B (zh) | 一种不间断电源并机信号的传输方法 | |
| CN209433225U (zh) | 用于列车网络输入输出系统的处理装置 | |
| CN108111382A (zh) | 基于i3c总线的通信装置及其通信方法 | |
| CN203590251U (zh) | 基于串行RapidIO总线的FlexRay控制系统 | |
| CN110865958A (zh) | 一种基于lrm的综合交换管理模块的设计方法 | |
| CN105045746A (zh) | 一种接口扩展装置 | |
| TW201322688A (zh) | 具有經實體傳輸路徑作邏輯式多頻道通訊作用以在晶片間作串聯式資料傳輸的通訊裝置 | |
| CN110531686B (zh) | 一种基于单主多从协议实现多主机的装置及其方法 | |
| CN208888626U (zh) | 一种自动驾驶计算系统 | |
| CN107370651B (zh) | 一种spi从机之间的通信方法 | |
| CN219800292U (zh) | 一种用于自动驾驶数据采集的装置 | |
| CN209860929U (zh) | 一种通信总线结构 | |
| CN107395478B (zh) | 一种用于高速卷烟包装设备的网络控制系统以及网络通信模块 | |
| CN212847014U (zh) | 控制系统 | |
| CN103064360A (zh) | 一种基于双口ram的数据传输远程控制系统 | |
| CN202615169U (zh) | 用于无钥匙进入系统的总线兼容接口电路 | |
| CN203012455U (zh) | 一种基于双口ram的数据传输远程控制系统 | |
| CN208580401U (zh) | 一种基于spi通信的端口复用系统 | |
| CN102868583A (zh) | 一种具有故障诊断功能的FlexRay总线节 | |
| CN105718231A (zh) | 一种刀片式服务器kvm冗余管理系统及管理方法 | |
| CN215117503U (zh) | 一种用于列车mvb通信的总线管理器ba主机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |