CN209341951U - 一种爆炸螺栓起爆控制电路 - Google Patents

Abstract

一种爆炸螺栓起爆控制电路，由爆炸时序控制逻辑生成电路和爆炸螺栓控制电路组成；爆炸时序控制逻辑生成电路包括CPU核心电路以及通信接口电路、逻辑生成及可靠性保障电路；爆炸螺栓控制电路包括设置在爆炸螺栓两端的场效应管电子开关以及连接在电源输入端的超级电容，超级电容充满电后在场效应管电子开关的控制下使电流瞬间流过爆炸螺栓而引爆，爆炸螺栓两端形成的电压差通过驱动光耦输出反馈信号，通过施密特反向器整形后输入到CPU核心电路，并通过监控电路芯片实现对电源电压的检测、CPU程序的运行检测以及在电压较低或程序死机时输出硬件复位信号，强制CPU核心电路重启程序运行。本实用新型的可靠性较高，并且方便应用于多种项目。

Description

一种爆炸螺栓起爆控制电路

技术领域

本实用新型涉及航空航天领域，具体涉及一种爆炸螺栓起爆控制电路。

背景技术

飞行器在空中飞行的过程中，控制爆炸螺栓起爆，能够实现载体与被运送设备的分离。目前，在航空航天领域中，由于爆炸螺栓起爆控制电路一般都是由使用爆炸螺栓的设计单位自行设计，因此通用性不高，而对于开始从事这一技术研究的单位来说，需要投入大量的人力和物力，才能确保爆炸螺栓起爆电路的绝对可靠，进而保护人身安全、设备安全。

实用新型内容

本实用新型的目的在于针对上述现有技术中的问题，提供一种通用、简单、可靠的爆炸螺栓起爆控制电路，主要由爆炸时序控制逻辑生成电路以及爆炸螺栓控制电路组成，设计人员只需要简单的更改CPU中的控制流程就能够将此电路应用到其他项目中。

为了实现上述目的，本实用新型采用的技术方案为：

由爆炸时序控制逻辑生成电路和爆炸螺栓控制电路组成；所述的爆炸时序控制逻辑生成电路包括CPU核心电路以及与CPU核心电路相连的通信接口电路、逻辑生成及可靠性保障电路；通信接口电路经过电平转换芯片连接不同的外部总线，逻辑生成及可靠性保障电路通过反相器和与门单元组成并联的两组禁止逻辑误动作电路；所述的爆炸螺栓控制电路包括设置在爆炸螺栓R3两端的场效应管电子开关以及连接在电源输入端的超级电容C1，超级电容C1充满电后在场效应管电子开关的控制下使电流瞬间流过爆炸螺栓R3而引爆，爆炸螺栓R3两端形成的电压差通过驱动光耦U10输出反馈信号，由逻辑生成及可靠性保障电路通过施密特反向器U1整形后输入到CPU核心电路，并通过监控电路芯片实现对电源电压的检测、CPU程序的运行检测以及在电压较低或程序死机时输出硬件复位信号，强制CPU核心电路重启程序运行；两组禁止逻辑误动作电路的输出信号对场效应管电子开关进行控制。

优选的，所述的外部总线包括R422总线和R232总线，R422总线通过MAX3490电平转换芯片连接CPU核心电路的总线接口，R232总线通过MAX3232电平转换芯片连接CPU核心电路的总线接口。CPU核心电路包括STM32F405RG控制器及其外部电路，施密特反向器U1连接其INT端口。逻辑生成及可靠性保障电路包括反相器U2、U3、U4、U5，与门U6、U7，以及光耦U8、U9；CPU核心电路上的接口IO1-、IO2-分别经过反相器U4、U5与IO1+、IO2+共同接入与门U7，接口IO3-、IO4-分别经过反相器U2、U3与IO3+、IO4+共同接入与门U6，与门U6连接光耦U8，与门U7连接光耦U9，光耦U8、U9输出的信号连接爆炸螺栓R3两端的场效应管电子开关。逻辑生成及可靠性保障电路中的监控电路芯片采用MAX706芯片。爆炸螺栓控制电路接通电源之后经过限流电阻R1给超级电容C1进行充电，设置在爆炸螺栓R3前端的场效应管电子开关Q1采用型号为BTS432E2，设置在爆炸螺栓R3后端的场效应管电子开关Q2采用型号为BTS3018TC，爆炸螺栓R3两端形成的电压差经过电阻R2输入驱动光耦U10。驱动光耦U10采用型号为PS2501-1。超级电容C1的容量大小为30000uF。

与现有技术相比，本实用新型具有如下的有益效果：通信接口电路经过电平转换芯片连接不同的外部总线能够使本实用新型的电路可以同时连接外部多个传感器，通过CPU核心电路实现不同的控制逻辑，满足不同用户控制的需求。逻辑生成及可靠性保障电路中通过反相器和与门单元组成禁止逻辑误动作电路，爆炸螺栓引爆之后的电压差通过施密特反向器整形后输入到CPU核心电路并通过监控电路芯片实现对电源电压的检测、CPU程序的运行检测以及在电压较低或程序死机时输出硬件复位信号，极大地提高了电路的可靠性，防止上电、掉电瞬间，或者干扰信号误触发爆炸逻辑，CPU核心电路具有内部看门狗和外部看门狗两种冗余设计，可靠防止了死机行为的发生，该电路在三轮空投试验中经过了十多次验证，以及经过了实验室内长期的模拟负载试验验证，可靠性非常高。本实用新型主要用于航空航天领域，在空中飞行过程中，控制爆炸螺栓起爆，进而达到载体和被运送的设备进行分离的目的。此外，设计人员只需简单的更改控制流程就能够将此电路应用到其他项目中，减少重新开发该部分电路的风险，节约了时间和人力。

附图说明

图1本实用新型爆炸时序控制逻辑生成电路的结构示意图；

图2本实用新型爆炸螺栓控制电路的结构示意图；

附图中：1-通信接口电路；2-CPU核心电路；3-逻辑生成及可靠性保障电路；

4-爆炸螺栓控制电路。

具体实施方式

下面结合附图对本实用新型做进一步的详细说明。

参见图1，本实用新型的爆炸时序控制逻辑生成电路包括：通信接口电路1、CPU核心电路2、逻辑生成及可靠性保障电路3，各个电路的具体连接结构如下：

(1)通信接口电路1由3个MAX3490专用的R422总线接口电平转换芯片a1、a3、a4，1个MAX3232专用的R232总线接口电平转换芯片a2组成，各接口芯片分别接入CPU，将外部传感器输入的测量信息通过数字接口传入到CPU中，为后续逻辑生成做准备。

(2)CPU核心电路2包含控制器及其外部电路，控制器采用型号为STM32F405RG，CPU核心电路2的主要功能是为了实现将3个RS422总线和1个RS232输入的测量信息，按照一定的逻辑算法生成爆炸螺栓控制逻辑；图中的k8信号是外部输入到CPU的使能控制信号，可以防止在地面联调时误触发爆炸螺栓爆炸，造成不必要的人员和财产损失。

(3)逻辑生成及可靠性保障电路3包含U2、U3、U4、U5、U6、U7组成的禁止逻辑误动作电路，其中U2、U3、U6组成的电路和U4、U5、U7组成的功能完全一致。

以U2、U3、U6为例，所组成的电路真值表如下：

k3信号将爆炸螺栓控制电路反馈的k6信号，经过U1整形后输入到CPU核心电路2中，判断爆炸螺栓控制电路4是否正常工作。MAX706芯片实现对电源电压的检测，以及检测CPU程序的运行，在电压较低，或者程序死机的时候输出硬件复位信号，强制重启程序运行。

参见图2，本实用新型的爆炸螺栓控制电路4包括：电阻R1、R2，电容C1，场效应管电子开关BTS432E2、BTS3018TC，光耦U1，爆炸螺栓R3。其中，k7为电源输入，经过限流电阻R1后给超级电容C1进行充电，在超级电容C1充满电后，爆炸螺栓控制逻辑信号由k4、k5端输入都为5V TTL高电平后，场效应管电子开关BTS432E2、BTS3018TC同时导通，超级电容C1中的电流瞬间流过爆炸螺栓R3，进而将爆炸螺栓R3引爆。当瞬间电流流过爆炸螺栓R3时，其两端形成电压差，通过电阻R2驱动光耦U10输出反馈信号输出。

逻辑生成及可靠性保障电路3的k1信号连接爆炸螺栓控制电路4的k4端；逻辑生成及可靠性保障电路3的k2信号连接爆炸螺栓控制电路4的k5端；逻辑生成及可靠性保障电路3的k3端连接爆炸螺栓控制电路4的k6信号。爆炸螺栓控制电路4的电阻R1连接超级电容C1，其中间点连接型号为BTS432E2的场效应电子开关Q1；爆炸螺栓控制电路4型号为BTS432E2的场效应电子开关Q1连接爆炸螺栓R3，其中间点连接电阻R2；爆炸螺栓控制电路4的爆炸螺栓R3连接型号为BTS3018TC的场效应管电子开关Q2，其中间点连接驱动光耦U10的2脚；驱动光耦U10的1脚连接电阻R2，3脚接地，4脚输出k6信号。

Claims (8)

1.一种爆炸螺栓起爆控制电路，其特征在于：由爆炸时序控制逻辑生成电路和爆炸螺栓控制电路(4)组成；所述的爆炸时序控制逻辑生成电路包括CPU核心电路(2)以及与CPU核心电路(2)相连的通信接口电路(1)、逻辑生成及可靠性保障电路(3)；通信接口电路(1)经过电平转换芯片连接不同的外部总线，逻辑生成及可靠性保障电路(3)通过反相器和与门单元组成并联的两组禁止逻辑误动作电路；所述的爆炸螺栓控制电路(4)包括设置在爆炸螺栓R3两端的场效应管电子开关以及连接在电源输入端的超级电容C1，超级电容C1充满电后在场效应管电子开关的控制下使电流瞬间流过爆炸螺栓R3而引爆，爆炸螺栓R3两端形成的电压差通过驱动光耦U10输出反馈信号，由逻辑生成及可靠性保障电路(3)通过施密特反向器U1整形后输入到CPU核心电路(2)，并通过监控电路芯片实现对电源电压的检测、CPU程序的运行检测以及在电压较低或程序死机时输出硬件复位信号，强制CPU核心电路(2)重启程序运行；两组禁止逻辑误动作电路的输出信号对场效应管电子开关进行控制。

2.根据权利要求1所述的爆炸螺栓起爆控制电路，其特征在于：所述的外部总线包括R422总线和R232总线，R422总线通过MAX3490电平转换芯片连接CPU核心电路(2)的总线接口，R232总线通过MAX3232电平转换芯片连接CPU核心电路(2)的总线接口。

3.根据权利要求1所述的爆炸螺栓起爆控制电路，其特征在于：所述的CPU核心电路(2)包括STM32F405RG控制器及其外部电路，施密特反向器U1连接其INT端口。

4.根据权利要求1所述的爆炸螺栓起爆控制电路，其特征在于：逻辑生成及可靠性保障电路(3)包括反相器U2、U3、U4、U5，与门U6、U7，以及光耦U8、U9；CPU核心电路(2)上的接口IO1-、IO2-分别经过反相器U4、U5与IO1+、IO2+共同接入与门U7，接口IO3-、IO4-分别经过反相器U2、U3与IO3+、IO4+共同接入与门U6，与门U6连接光耦U8，与门U7连接光耦U9，光耦U8、U9输出的信号连接爆炸螺栓R3两端的场效应管电子开关。

5.根据权利要求1所述的爆炸螺栓起爆控制电路，其特征在于：所述逻辑生成及可靠性保障电路(3)中的监控电路芯片采用MAX706芯片。

6.根据权利要求1所述的爆炸螺栓起爆控制电路，其特征在于：所述的爆炸螺栓控制电路(4)接通电源之后经过限流电阻R1给超级电容C1进行充电，设置在爆炸螺栓R3前端的场效应管电子开关Q1采用型号为BTS432E2，设置在爆炸螺栓R3后端的场效应管电子开关Q2采用型号为BTS3018TC，爆炸螺栓R3两端形成的电压差经过电阻R2输入驱动光耦U10。

7.根据权利要求1或6所述的爆炸螺栓起爆控制电路，其特征在于：所述的驱动光耦U10采用型号为PS2501-1。

8.根据权利要求1或6所述的爆炸螺栓起爆控制电路，其特征在于：所述的超级电容C1的容量大小为30000uF。