CN209265218U - 车载hdlc记录装置 - Google Patents

Abstract

本实用新型提供的一种车载HDLC记录装置。该车载HDLC记录装置包括：供电电路、处理电路、存储电路以及多个RS485接口电路，其中供电电路与处理电路的供电接口连接，用于对处理电路进行供电，存储电路与处理电路的数据接口连接，用于对处理器电路发送的数据进行存储，基于FPGA的HDLC编解码器与处理器电路连接并与每个RS485接口电路连接，RS485接口电路用于与HDLC设备连接，实现了车载HDLC设备运行中对通信报文的监控和故障的记录，解决了HDLC设备分析设备故障时缺乏可靠依据，无法实现准确快速的定位设备故障的问题。

Description

车载HDLC记录装置

技术领域

本实用新型实施例涉及机车网络控制领域，尤其涉及一种车载HDLC记录装置。

背景技术

在机车网络控制领域,串行通信总线被用来完成车辆内设备间的数据传输。尤其在和谐型大功率交流传动机车,基于HDLC协议的串行通信总线得到了广泛的应用。而在机车运行过程中，需要对HDLC总线的设备通信和信号状态进行监控和记录。

现有技术中，没有成熟装置用以实现HDLC设备故障的记录和通信报文的监控。在分析设备故障时缺乏可靠依据，无法实现准确快速的定位设备故障。

实用新型内容

本实用新型实施例提供一种车载HDLC记录装置。采用基于FPGA的HDLC编解码器实现HDLC数据解码，设计了一种记录HDLC报文的车载装置，解决车载HDLC设备运行中通信报文无法监控和故障无法记录的问题，为HDLC设备故障分析提供有力依据，从而进一步提高车辆运行的可靠性。

第一方面，本实用新型提供一种车载HDLC记录装置，包括：

供电电路、处理电路、存储电路以及多个RS485接口电路；

所述供电电路与所述处理电路的供电接口连接，用于对所述处理电路进行供电；

所述存储电路与所述处理电路的数据接口连接，用于对所述处理器电路发送的数据进行存储；

所述处理电路还分别与每个RS485接口电路连接，所述RS485接口电路用于与HDLC设备连接。

在一种具体实现方式中，所述处理电路包括：

处理器电路和基于FPGA的HDLC编解码器；所述基于FPGA的HDLC编解码器连接在所述处理器电路和RS485接口电路之间，用于对HDLC设备与所述处理器电路之间交互的数据进行编解码。

在一种具体实现方式中，所述存储电路包括SD卡存储电路和NAND FLASH存储电路。

可选的，所述装置还包括：

以太网接口电路，所述以太网接口电路与所述处理器电路连接，用于与外部进行网络连接，将所述处理器电路发送的数据传输出去。

可选的，所述装置还包括：

接口扩展电路，所述接口扩展电路与所述基于FPGA的HDLC编解码器连接。

可选的，所述装置还包括：

RS232接口电路，所述RS232接口电路与所述处理器电路连接，用于所述处理器电路下载应用程序。

在一种具体实现方式中，所述多个RS485接口电路包括：

第一RS485接口电路，第一RS485总线连接器，第二RS485接口电路，第二RS485总线连接器以及继电器控制电路；

所述第一RS485接口电路通过所述基于FPGA的HDLC编解码器与所述处理器电路连接；所述第一RS485接口电路还与所述第一RS485总线连接器连接，所述第一RS485总线连接器用于连接HDLC设备。

在一种具体的实现方式中，所述多个RS485接口电路还包括：

第二RS485接口电路，第二RS485总线连接器；

所述第二RS485接口电路通过所述基于FPGA的HDLC编解码器与所述处理器电路连接；所述第二RS485接口电路还与所述第二RS485总线连接器连接，所述第二RS485总线连接器用于连接另一个HDLC设备。

在一种具体的实现方式中，所述装置还包括：

继电器控制电路；

所述继电器控制电路分别与所述第一RS485接口电路、所述第二RS485接口电路以及所述基于FPGA的HDLC编解码器连接。

本实用新型实施例车载HDLC记录装置，通过采用基于FPGA的HDLC编解码器实现HDLC数据解码，设计了一种记录HDLC报文的车载装置，实现了车载HDLC设备运行中通信报文的监控和故障的记录，解决了HDLC设备分析设备故障时缺乏可靠依据，无法实现准确快速的定位设备故障的问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1为本实用新型实施例提供的一种车载HDLC记录装置实施例一的结构示意图；

图2为本实用新型实施例提供的一种车载HDLC记录装置实施例二的结构示意图；

图3为本实用新型实施例提供的一种车载HDLC记录装置实施例三的结构示意图；

图4为本实用新型实施例提供的一种车载HDLC记录装置实施例四的结构示意图；

图5为本实用新型实施例提供的一种车载HDLC记录方法实施例的流程示意图；

图6为本实用新型实施例提供的HDLC记录软件的流程图示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

现有技术中，没有成熟装置和方法用以实现HDLC设备故障的记录和通信报文的监控。在分析设备故障时缺乏可靠依据，无法实现准确快速的定位设备故障。

为克服现有技术的问题，本方案提出一种车载HDLC记录装置。采用基于现场可编程门阵列(Field－Programmable Gate Array，FPGA)的HDLC编解码器实现HDLC数据解码，通过把HDLC记录装置串入机车网络串行通信总线中，接收并解码两个设备的通信报文。以实现既不影响两个HDLC设备间通信，又能记录HDLC设备故障和通信报文。解决车载HDLC设备运行中通信报文无法监控和故障无法记录的问题，为HDLC设备故障分析提供有力依据，从而进一步提高车辆运行的可靠性。

下面通过几个具体实施例对该方案进行详细说明。

图1为本实用新型实施例提供的一种车载HDLC记录装置实施例一的结构示意图，如图1所示，该车载HDLC记录装置10具体包括：供电电路101、处理电路102、存储电路103以及多个RS485接口电路104；其中：

供电电路101与处理电路102的供电接口连接，用于对处理电路102进行供电。

处理电路102分别与每个RS485接口电路104连接，RS485接口电路104用于与HDLC设备连接；处理电路102通过RS485接口电路104引入RS485总线的HDLC数据。在引入数据后，处理电路102对数据进行解码、解析并送入存储电路103进行存储。

存储电路103与处理电路102的数据接口连接，用于对处理器电路102发送的数据进行存储。用户需要分析HDLC设备运行过程中的数据、故障记录时可下载记录在存储电路103中的内容。

多个RS485接口电路104，用于与多个HDLC设备通信，引入HDLC设备的数据。

在一种具体实现方式中，处理电路102包括处理器电路和基于FPGA的HDLC编解码器。

具体的，基于FPGA的HDLC编解码器连接在处理器电路和RS485接口电路之间，用于对HDLC设备与处理器电路之间交互的数据进行编解码。

具体的，处理器电路CPU部分主要是CPU外设。CPU负责完成与基于FPGA的HDLC编解码器的信息交互和数据读取。

在一种具体实现方式中，存储电路103包括SD卡存储电路和NAND FLASH存储电路。由于NAND FLASH具有速度快、擦除时间短以及存储可靠的优点，重要的故障记录存储在NAND FLASH中，设备的运行记录存储在SD卡中。设备故障记录的判断由处理电路102中的CPU实现。

在一种具体实现方式中，该车载HDLC记录装置的多个RS485接口电路包括：第一RS485接口电路，第一RS485总线连接器，第二RS485接口电路，第二RS485总线连接器以及继电器控制电路。

第一RS485接口电路通过基于FPGA的HDLC编解码器与处理器电路连接；第一RS485接口电路还与第一RS485总线连接器连接，第一RS485总线连接器用于连接HDLC设备。

第二RS485接口电路通过基于FPGA的HDLC编解码器与处理器电路连接；第二RS485接口电路还与第二RS485总线连接器连接，第二RS485总线连接器用于连接另一个HDLC设备。

具体的，第一RS485接口电路是用于引入第一RS485总线连接的HDLC设备的数据，第二RS485接口电路是用于引入第二RS485总线连接的HDLC设备的数据，其中，HDLC的数据可以是帧数据。

本实施例提供一种车载HDLC记录装置，通过供电电路与处理电路连接，对处理电路进行供电，并且处理电路与存储电路连接，用于对处理电路发送的数据进行存储，同时，处理电路还分别与每个RS485接口电路连接，通过RS485接口电路连接到HDLC设备，实现了车载HDLC设备运行中通信报文的监控和故障的记录，解决了分析HDLC设备故障时缺乏可靠依据，无法实现准确快速的定位设备故障的问题。

下面采用几个具体的实施例，对图1所示装置实施例进行详细说明。

图2为本实用新型实施例提供的一种车载HDLC记录装置实施例二的结构示意图，如图2所示，本实施例的装置在图1所示装置结构的基础上，进一步地，还可以包括：以太网接口电路105、接口扩展电路106、RS232接口电路107以及继电器控制电路108。

其中，以太网接口电路105与处理器电路连接，用于与外部进行网络连接，将处理器电路发送的数据传输出去。用户需要分析HDLC设备运行过程中的数据、故障记录时可通过以太网接口电路105下载记录在存储电路103中的内容。

接口扩展电路106与基于FPGA的HDLC编解码器连接。接口扩展电路106用于提供扩展接口连接各种外部设备。

RS232接口电路107与处理器电路连接，用于处理器电路下载应用程序。

继电器控制电路107分别与第一RS485接口电路、第二RS485接口电路以及基于FPGA的HDLC编解码器连接。继电器控制电路通过控制继电器通断信号控制多个HDLC设备间通断。

在上述实施例的基础上，下面以连接两个HDLC设备为例，对一种车载HDLC记录装置进行说明。

图3为本实用新型实施例提供的一种车载HDLC记录装置实施例三的结构示意图，如图3所示，本实施例的装置由RS485接口电路、继电器控制电路、以太网接口电路、RS232接口电路、接口扩展电路、基于FPGA的HDLC编解码器、处理器电路、供电电路和存储电路组成。

在一种具体实现方式中，RS485接口电路、以太网接口电路、RS232接口电路是RS485/以太网/RS232三种通信的电平转换、滤波电路。

具体的，基于FPGA的HDLC编解码器在FPGA实现。

具体的，存储电路由SD卡存储电路和NAND FLASH存储电路组成。

通过基于FPGA的的HDLC编解码器解码来自HDLC设备1和HDLC设备2的HDLC数据，处理器把解码后的数据存储在SD卡/NAND FLASH中。以实现在不影响两个HDLC设备间通信的情况下，接收并解码两个设备的通信报文，并记录在HDLC分析仪的SD卡/NAND FLASH中。用户需要分析HDLC运行过程中的数据/故障记录时可通过以太网接口下载记录在SD卡/NANDFLASH中的内容。

图4为本实用新型实施例提供的一种车载HDLC记录装置实施例四的结构示意图。如图4所示，该车载HDLC记录装置的信号定义如下：

CON：控制继电器通断信号；

USART_RTS_FPGA：RS485收发控制信号；

USART_TX_FPGA：向第1路RS485发送数据；

USART_RX_FPGA：从第1路RS485接收数据；

USART_RTS_FPGA2：RS485收发控制信号；

USART_TX_FPGA2：向第2路RS485发送数据；

USART_RX_FPGA2：从第2路RS485接收数据；

RS485_N：设备1的RS485通信B路；

RS485_P：设备1的RS485通信A路；

RS485_2_N：设备2的RS485通信B路；

RS485_2_P：设备2的RS485通信A路；

FPGA_CS：CPU对FPGA片选信号；

CPU_READ：CPU从FPGA读信号；

CPU_WRITE：CPU向FPGA写信号；

Syn_IRQ：FPGA中断信号。

该装置的接口部分设计：包括RS485接口电路，继电器控制电路、以太网接口电路、RS232接口电路和扩展接口电路。RS485接口电路是用于引入RS485总线的HDLC帧数据，通过RS485收发器完成差分信号普通电信号转换(差分信号RS485_N/RS485_P与信号USART_TX_FPGA、USART_RX_FPGA的转换)，继电器控制电路通过CON信号控制两个HDLC设备间通断(默认为低电平)，以太网接口电路用于故障/运行记录的下载，RS232接口电路用于处理器应用程序下载。

该装置的处理器部分设计：包括CPU部分和FPGA部分。CPU部分主要是CPU外设，存储电路包括SD卡电路和NAND FLASH电路；FPGA用于实现HDLC编解码器，CPU通过FPGA_CS、CPU_READ、CPU_WRITE、Syn_IRQ信号完成与FPGA的HDLC编解码器的信息交互和数据读取。

在上述几个装置实施例的基础上，下面将通过几个实施例对应用于该装置的车载HDLC设备的数据记录方法进行具体说明。

图5为本实用新型实施例提供的一种车载HDLC记录方法实施例一的流程图，如图5所示，本实施例的方法可以包括：

S101：在开启HDLC设备的数据记录功能之后，接收来自于HDLC设备的运行数据并编解码。

在本步骤中通过基于FPGA的HDLC编解码器解码来自HDLC设备的运行数据。

在一种具体实现方式中，在处理器电路的控制下通过RS485接口电路引入RS485总线的HDLC数据后，基于FPGA的HDLC编解码器实现HDLC数据解码。

具体的，本实用新型中所述的HDLC设备，为基于HDLC协议的RS485通信设备，采用点对点的通信方式，为了不影响设备间通信，需把车载HDLC记录装置串入总线中，既不影响两个HDLC设备间通信，又能接收并解码两个设备的通信报文。

S102：对解码后的HDLC设备运行数据进行分析并根据分析结果，将设备的运行数据存储。

在本步骤中通过接收解码后的运行数据，并根据运行数据判断设备运行情况，依据判断结果储存运行数据。

在一种具体实现方式中，CPU软件对外设初始化成功后，开启HDLC记录服务，通过与FPGA通信接收解码的HDLC数据，通过软件解析数据内容并判断HDLC设备是否故障。若HDLC设备故障则把故障记录存储在NAND FLASH中，否则运行数据作为设备运行记录存储在SD卡上。

具体的，故障记录是设备故障触发时存储，而运行记录是实时记录，存储为excel格式。

本实施例提供的一种车载HDLC设备的数据记录方法，通过打开HDLC设备的数据记录功能，接收来给予HDLC设备的运行数据，并将该运行数据进行存储，实现了对车载HDLC设备运行中通信报文的监控和故障的记录，解决了分析HDLC设备故障时缺乏可靠依据，无法实现准确快速的定位设备故障的问题。

在图5所示实施例的基础上，图6为本实用新型实施例提供的HDLC记录软件的流程图，如图6所示，本实施例的方法可以包括：

CPU软件和FPGA软件。FPGA软件实现HDLC编解码功能，包括对于来自HDLC设备1和HDLC设备2的HDLC报文解码。

在一种具体实现方式中，程序初始化首先通过Init_Gpio()函数进行通用输入/输出(General Purpose Input Output，GPIO)初始化，如果初始化失败则进行Init_Gpio()故障处理，成功则通过HDLC_init()函数进行HDLC初始化，完成HDLC编解码器的初始化。如果HDLC初始化失败则进行HDLC初始化故障处理，成功则进行NAND FLASH/SD卡、以太网和RS232初始化。失败则进行程序故障处理，成功则进行实时时钟(Real-Time Clock，RTC)、中断初始化和中断优先级设置。失败则进行程序故障处理，成功则初始化完成。

在一种具体实现方式中，FPGA软件实现HDLC编解码功能；CPU软件对外部设备初始化成功后，开启HDLC记录服务start_HDLC()，通过与FPGA通信接收解码的HDLC数据，通过Data_CONTENT()函数解析数据内容，再用Err_DET()函数判断HDLC设备是否故障，若故障把故障记录存储在NAND FLASH中(Nand_LOG()函数)，否则作为设备运行记录存储在SD卡(Sd_LOG()函数)，并设置while(1)循环。故障记录是设备故障触发时存储，而运行记录是实时记录，存储为excel格式。

本实用新型实施例还提供一种计算机可读存储介质，其上存储有计算机执行指令，计算机执行指令被处理器执行时可以实现上述任一方法实施例提供的访问指令的处理方法。

本实施例中的计算机可读存储介质可以是计算机能够存取的任何可用介质，或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备，可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如SSD)等。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (9)

1.一种车载HDLC记录装置，其特征在于，包括：

供电电路、处理电路、存储电路以及多个RS485接口电路；

所述供电电路与所述处理电路的供电接口连接，用于对所述处理电路进行供电；

所述存储电路与所述处理电路的数据接口连接，用于对所述处理器电路发送的数据进行存储；

所述处理电路还分别与每个RS485接口电路连接，所述RS485接口电路用于与HDLC设备连接。

2.根据权利要求1所述的装置，其特征在于，所述处理电路包括：

处理器电路和基于FPGA的HDLC编解码器；所述基于FPGA的HDLC编解码器连接在所述处理器电路和RS485接口电路之间，用于对HDLC设备与所述处理器电路之间交互的数据进行编解码。

3.根据权利要求1所述的装置，其特征在于，所述存储电路包括SD卡存储电路和NANDFLASH存储电路。

4.根据权利要求2或3所述的装置，其特征在于，所述装置还包括：

以太网接口电路，所述以太网接口电路与所述处理器电路连接，用于与外部进行网络连接，将所述处理器电路发送的数据传输出去。

5.根据权利要求2所述的装置，其特征在于，所述装置还包括：

接口扩展电路，所述接口扩展电路与所述基于FPGA的HDLC编解码器连接。

6.根据权利要求5所述的装置，其特征在于，所述装置还包括：

RS232接口电路，所述RS232接口电路与所述处理器电路连接，用于所述处理器电路下载应用程序。

7.根据权利要求5所述的装置，其特征在于，所述多个RS485接口电路包括：

第一RS485接口电路，第一RS485总线连接器，第二RS485接口电路，第二RS485总线连接器以及继电器控制电路；

所述第一RS485接口电路通过所述基于FPGA的HDLC编解码器与所述处理器电路连接；所述第一RS485接口电路还与所述第一RS485总线连接器连接，所述第一RS485总线连接器用于连接HDLC设备。

8.根据权利要求7所述的装置，其特征在于，所述多个RS485接口电路还包括：

第二RS485接口电路，第二RS485总线连接器；

所述第二RS485接口电路通过所述基于FPGA的HDLC编解码器与所述处理器电路连接；所述第二RS485接口电路还与所述第二RS485总线连接器连接，所述第二RS485总线连接器用于连接另一个HDLC设备。

9.根据权利要求8所述的装置，其特征在于，所述装置还包括：

继电器控制电路，所述继电器控制电路分别与所述第一RS485接口电路、所述第二RS485接口电路以及所述基于FPGA的HDLC编解码器连接。