CN209231858U - 一种系统死机充电复位电路 - Google Patents

Abstract

本实用新型涉及一种系统死机充电复位电路，包括连接在主控芯片复位端MCU_RESETN和接地端的开关电路、延时导通电路和反馈电路；所述延时导通电路串接在充电信号源DC_IN以及所述开关电路的使能输入端之间，所述开关电路接收到充电信号时导通；所述反馈电路连接所述开关电路的使能输入端，且仅在系统正常时向所述使能输入端发送响应于充电信号的反馈信号，以使所述开关电路截止；其有益效果在于：在电子产品死机后，可快速进行复位。

Description

一种系统死机充电复位电路

技术领域

本实用新型涉及电子芯片制造技术领域，特别涉及一种系统死机充电复位电路。

背景技术

随着科技的发展，电子产品在我们日常生活中越来越普及；现在电子产品多数系统复杂，一个产品里涉及到多个系统组合，应用中一但出现干扰导致产品工作异常，系统卡死等现象出现，而带电池的便携式产品出现系统卡死不能恢复时，将会导致用户需要靠产品自身功耗耗完电池里的电，重新充电才能重新启动，面低功耗产品电池则经常需要较长时间才能耗完电，而给用户极差的体验，因此，亟需一种在电子产品芯片中增加可以在其死机时进行自动复位的电路。

发明内容

本实用新型为了解决上述技术问题，提供了一种系统死机充电复位电路，包括连接在主控芯片复位端MCU_RESETN和接地端的开关电路、延时导通电路和反馈电路；所述延时导通电路串接在充电信号源DC_IN以及所述开关电路的使能输入端之间，所述开关电路接收到充电信号时导通；所述反馈电路连接所述开关电路的使能输入端，且仅在系统正常时向所述使能输入端发送响应于充电信号的反馈信号，以使所述开关电路截止。

进一步的，所述开关电路包括MOS管Q1，所述MOS管Q1的栅极为使能输入端且与所述延时导通电路和反馈电路连接，漏级与所述主控芯片复位端MCU_RESETN连接，源级接地；所述MOS管Q1的漏级与所述主控芯片复位端MCU_RESETN之间还串联有滤波电路；所述滤波电路包括相互并联的第一电容C1和第一电阻R1。

进一步的，所述开关电路包括第二三极管Q3，所述三极管Q3的基极为使能输入端且与所述延时导通电路和反馈电路连接，集电极与所述主控芯片复位端MCU_RESETN，发射极接地；所述第二三极管Q3的基极与所述延时导通电路和反馈电路之间还串联有第六电阻R6。

进一步的，所述反馈电路一端与所述使能输入端连接，另一端连接在主控芯片的信号输出端AUTO_RESET。

进一步的，所述反馈电路一端通过第三三极管Q4与所述使能输入端连接，另一端连接在所述主控芯片的信号输出端AUTO_RESET；所述信号输出端AUTO_RESET与所述第三三极管Q4之间还依次串接有第四电容C4、第一二极管D1、第七电阻R7。

进一步的，所述第三三极管Q4的基极与所述第七电阻R7连接，集电极与所述使能输入端连接，发射极接地。

进一步的，所述延时导通电路一端与所述使能输入端连接，另一端与充电信号源DC_IN连接；所述充电信号源DC_IN与所述使能输入端之间还依次串接有第八电阻R8、并接有第五电容C5，所述第五电容C5的电容量大于第四电容C4。

进一步的，所述延时导通电路包括第一三极管Q2，所述第一三极管Q2的集电极和基极均与充电信号源DC_IN连接，发射极与MOS管Q1的栅极连接。

进一步的，所述延时导通电路还包括连接在所述第一三极管Q2的基极的第一延时电路、以及连接在所述第一三极管Q2的发射极的第二延时电路；所述第一延时电路包括相互并联的第二电容C2、第四电阻R4；所述第二延时电路包括相互并联的第五电阻R5、第三电容C3。

进一步的，所述第一三极管Q2的集电极与所述充电信号源DC_IN之间还串联有第二电阻R2；所述第一三极管Q2的基极与所述充电信号源DC_IN之间还串联有第三电阻R3。

本实用新型一种系统死机充电复位电路，其有益效果在于：通过本复位电路，电子产品在发生死机时，通过反馈电路不向开关电路与延时导通电路输出控制信号，使延时导通电路向开关电路输出电信号对系统主控进行一次硬件复位，在电子产品死机后，可快速进行复位。

附图说明

图1为本实用新型实施例的复位电路工作流程图；

图2为本实用新型实施例的复位电路工作原理图；

图3为本实用新型实施例1的复位电路图；

图4为本实用新型实施例2的复位电路图；

其中， Q2-第一三极管，Q1-MOS管，R1-第一电阻，R2-第二电阻，C1-第一电容，R3-第三电阻，R4-第四电阻，C2-第二电容，C3-第三电容，R5-第五电阻，Q3-第二三极管，Q4-第三三极管，R6-第六电阻，C4-第四电容，D1-第一二极管，R7-第七电阻，D2-第二二极管，C6-第六电容，R8-第八电阻，C5-第五电容，MCU_RESETN-主控芯片复位端，DC_IN-充电信号源，AUTO_RESET-主控芯片信号输出端。

具体实施方式

下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征更易被本领域技术人员理解，从而对本实用新型的保护范围作出更为清楚的界定。

实施例1：

参见图1-3，本实用新型提供了一种系统死机充电复位电路，包括连接在主控芯片复位端MCU_RESETN和接地端的开关电路、延时导通电路和反馈电路；所述延时导通电路串接在充电信号源DC_IN以及所述开关电路的使能输入端之间，所述开关电路接收到充电信号时导通；所述反馈电路连接所述开关电路的使能输入端，且仅在系统正常时向所述使能输入端发送响应于充电信号的反馈信号，以使所述开关电路截止；系统正常时，反馈电路向使能输入端输出低电平，使主控芯片复位端MCU_RESETN接地；系统死机时，延时导通电路向使能输入端输出高电平，使主控芯片复位端MCU_RESETN电位变化。

在本实施例中，开关电路包括MOS管Q1，MOS管Q1的栅极为使能输入端且与延时导通电路和反馈电路连接，漏级与主控芯片复位端MCU_RESETN连接，源级接地；开关电路主要由MOS管Q1进行导通工作，在系统正常情况下，MOS管Q1的栅极为低电平，MOS管不导通，主控芯片复位端MCU_RESETN接地；在系统死机情况下，MOS管Q1的栅极为高电平，MOS管导通，主控芯片复位端MCU_RESETN与延时导通电路连通。

在本实施例中，MOS管Q1的漏级与主控芯片复位端MCU_RESETN之间还串联有滤波电路；滤波电路包括相互并联的第一电容C1和第一电阻R1；滤波电路过滤掉从延时导通电路异常电波，同时先对第一电容C1充电，再向主控芯片复位端MCU_RESETN输出电信号，起到一定延时保护作用，很好保护电路。

在本实施例中，反馈电路一端与使能输入端连接，另一端连接在主控芯片的信号输出端AUTO_RESET；主控芯片通过检测充电信号源DC_IN是否充电来通过信号输出端AUTO_RESET发出充电信号，其中，检测模块为本电路外部模块；若系统死机，则无法检测充电端DC_IN是否充电从而使信号输出端AUTO_RESET停止发出电信号，从而使主控芯片复位端MCU_RESETN与延时导通电路连通。

在本实施例中，延时导通电路包括第一三极管Q2，第一三极管Q2的集电极和基极均与充电信号源DC_IN连接，发射极与MOS管Q1的栅极连接；充电信号源DC_IN通过第一三极管Q2向主控芯片复位端MCU_RESETN输出电信号。

在本实施例中，延时导通电路还包括连接在第一三极管Q2的基极的第一延时电路、以及连接在第一三极管Q2的发射极的第二延时电路；第一延时电路包括相互并联的第二电容C2、第四电阻R4；第二延时电路包括相互并联的第五电阻R5、第三电容C3；充电信号源DC_IN通过第一三极管Q2向主控芯片复位端MCU_RESETN输出电信号时，先通过第一延时电路，对第二电容C2充电，第二电容C2充满电后将第一三极管Q2导通，再对第二延时电路进行充电；通过第一延时电路和第二延时电路，可防止反馈电路在发出电信号前，主控芯片复位端MCU_RESETN先与延时导通电路导通，产生异常复位现象。

在本实施例中，第一三极管Q2的集电极与充电信号源DC_IN之间还串联有第二电阻R2；第一三极管Q2的基极与充电信号源DC_IN之间还串联有第三电阻R3；起到保护电路作用。

工作原理：当主控进入死机模式，当充电信号从充电信号源DC_IN输入时，通过第三电阻R3和第二电容C2的时间常数控制第一三极管Q2延时导通后，驱动MOS管Q1导通，通过MOS管Q1导通对第一电容C1充电的信号对系统主控芯片进行一次硬件复位，系统得以重启；当系统在正常运行中，当充电信号从产品电源DC_IN输入时，主控芯片在第一三极管Q1导通前，通过系统芯片的主控信号输出端AUTO_RESET向MOS管Q1输入低电平，使充电信号通过MOS管Q1不与延时导通电路导通，使主控芯片复位端MCU_RESETN接地，对系统复位的功能失效，系统得以正常运行，执行充电功能。

实施例2：

参见图1-2、图4，本实用新型提供了一种系统死机充电复位电路，包括连接在主控芯片复位端MCU_RESETN和接地端的开关电路、延时导通电路和反馈电路；所述延时导通电路串接在充电信号源DC_IN以及所述开关电路的使能输入端之间，所述开关电路接收到充电信号时导通；所述反馈电路连接所述开关电路的使能输入端，且仅在系统正常时向所述使能输入端发送响应于充电信号的反馈信号，以使所述开关电路截止；系统正常时，反馈电路向使能输入端输出低电平，使主控芯片复位端MCU_RESETN接地；系统死机时，延时导通电路向使能输入端输出高电平，使主控芯片复位端MCU_RESETN电位变化。

在本实施例中，开关电路包括第二三极管Q3，三极管Q3的基极为使能输入端且与延时导通电路和反馈电路连接，集电极与主控芯片复位端MCU_RESETN，发射极接地；第二三极管Q3的基极与延时导通电路和反馈电路之间还串联有第六电阻R6；在系统正常情况下，第二三极管不导通，主控芯片复位端MCU_RESETN接地；在系统死机情况下，第二三极管接收到来自充电信号源DC_IN电信号进行导通，使主控芯片复位。

在本实施例中，反馈电路一端通过第三三极管Q4与使能输入端连接，另一端连接在主控芯片的信号输出端AUTO_RESET；信号输出端AUTO_RESET与第三三极管Q4之间还依次串接有第四电容C4、第一二极管D1、第七电阻R7；信号输出端AUTO_RESET输出交流信号，先通过第四电容C4耦合交流信号，通过第一二极管D1进行半波整流，输出直流信号，在本实施例中，在第四电容C4与第一二极管D1之间还并接有第二二极管D2，在第一二极管D1、第二二极管D2共同作用下，使信号输出端AUTO_RESET输出的交流信号进行全波整流，信号更加稳定；其中，第一二极管与第七电阻之间还并接有第六电容，第四电容与第六电容之和小于第五电容，第六电容在电路中起到滤波作用；第三三极管Q4的基极与第七电阻R7连接，集电极与使能输入端连接，发射极接地；当系统正常情况下，第三三极管接收到信号输出端AUTO_RESET输出信号导通，使充电信号源DC_IN接地；当系统死机情况下，第三三极管不导通，使充电信号源DC_IN与主控芯片复位端MCU_RESETN连通。

在本实施例中，延时导通电路一端与使能输入端并接，另一端与充电信号源DC_IN连接；充电信号源DC_IN与使能输入端之间还依次串接有第八电阻R8、并接有第五电容C5，第五电容C5的电容量大于第四电容C4；在本实施例中，第五电容C5的电容量是第四电容的10倍，充电信号源DC_IN先通过第八电阻R8和第五电容C5再对使能输入端输出电信号，由于第五电容C5的电容量是第四电容的10倍，使第五电容C5的充电时间长于第四电容，起到延时保护作用。

工作原理：复位电路在系统正常工作时，主控芯片信号输出端AUTO_RESET是发出交流电信号，通过第四电容C4耦合交流信号，第一二极管D1整流成直流电，使第三三极管Q4导通，使充电信号源DC_IN接地；系统死机时，第三三极管Q4不导通，充电信号源DC_IN使主控芯片复位端MCU_RESETN电位变化，使主控芯片复位。

上面结合附图对本实用新型的实施方式作了详细说明，但是本实用新型并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本实用新型宗旨的前提下作出各种变化。

Claims (10)

1.一种系统死机充电复位电路，其特征在于：包括连接在主控芯片复位端（MCU_RESETN）和接地端的开关电路、延时导通电路和反馈电路；所述延时导通电路串接在充电信号源（DC_IN）以及所述开关电路的使能输入端之间，所述开关电路接收到充电信号时导通；所述反馈电路连接所述开关电路的使能输入端，且仅在系统正常时向所述使能输入端发送响应于充电信号的反馈信号，以使所述开关电路截止。

2.根据权利要求1所述的一种系统死机充电复位电路，其特征在于，所述开关电路包括MOS管（Q1），所述MOS管（Q1）的栅极为使能输入端且与所述延时导通电路和反馈电路连接，漏级与所述主控芯片复位端（MCU_RESETN）连接，源级接地；所述MOS管（Q1）的漏级与所述主控芯片复位端（MCU_RESETN）之间还串联有滤波电路；所述滤波电路包括相互并联的第一电容（C1）和第一电阻（R1）。

3.根据权利要求1所述的一种系统死机充电复位电路，其特征在于，所述开关电路包括第二三极管（Q3），所述第二三极管（Q3）的基极为使能输入端且与所述延时导通电路和反馈电路连接，集电极与所述主控芯片复位端（MCU_RESETN），发射极接地；所述第二三极管（Q3）的基极与所述延时导通电路和反馈电路之间还串联有第六电阻（R6）。

4.根据权利要求1所述的一种系统死机充电复位电路，其特征在于，所述反馈电路一端与所述使能输入端连接，另一端连接在主控芯片的信号输出端（AUTO_RESET）。

5.根据权利要求1所述的一种系统死机充电复位电路，其特征在于，所述反馈电路一端通过第三三极管（Q4）与所述使能输入端连接，另一端连接在所述主控芯片的信号输出端（AUTO_RESET）；所述信号输出端（AUTO_RESET）与所述第三三极管（Q4）之间还依次串接有第四电容（C4）、第一二极管（D1）、第七电阻（R7）。

6.根据权利要求5所述的一种系统死机充电复位电路，其特征在于，所述第三三极管（Q4）的基极与所述第七电阻（R7）连接，集电极与所述使能输入端连接，发射极接地。

7.根据权利要求5所述的一种系统死机充电复位电路，其特征在于，所述延时导通电路一端与所述使能输入端连接，另一端与充电信号源（DC_IN）连接；所述充电信号源（DC_IN）与所述使能输入端之间还依次串接有第八电阻（R8）、并接有第五电容（C5），所述第五电容（C5）的电容量大于第四电容（C4）。

8.根据权利要求1所述的一种系统死机充电复位电路，其特征在于，所述延时导通电路包括第一三极管（Q2），所述第一三极管（Q2）的集电极和基极均与充电信号源（DC_IN）连接，发射极与MOS管（Q1）的栅极连接。

9.根据权利要求8所述的一种系统死机充电复位电路，其特征在于，所述延时导通电路还包括连接在所述第一三极管（Q2）的基极的第一延时电路、以及连接在所述第一三极管（Q2）的发射极的第二延时电路；所述第一延时电路包括相互并联的第二电容（C2）、第四电阻（R4）；所述第二延时电路包括相互并联的第五电阻（R5）、第三电容（C3）。

10.根据权利要求8所述的一种系统死机充电复位电路，其特征在于，所述第一三极管（Q2）的集电极与所述充电信号源（DC_IN）之间还串联有第二电阻（R2）；所述第一三极管（Q2）的基极与所述充电信号源（DC_IN）之间还串联有第三电阻（R3）。