CN209198644U

CN209198644U - 一种s波段小型化雷达主板

Info

Publication number: CN209198644U
Application number: CN201821910293.7U
Authority: CN
Inventors: 陈泽宗; 翟栋晨; 佘高淇; 王子寒
Original assignee: Wuhan University WHU
Current assignee: Wuhan University WHU
Priority date: 2018-11-20
Filing date: 2018-11-20
Publication date: 2019-08-02
Anticipated expiration: 2028-11-20

Abstract

本实用新型提出了一种S波段小型化雷达主板。本实用新型包括接收端口、单端转差分变压器、模数转换模块、数字下变频模块、DSP、计算机、FPGA、信号缓冲模块、时序控制信号接口、SPI串口通信信号接口；所述的接收端口、单端转差分变压器、模数转换模块、数字下变频模块、DSP依次通过导线依次串联连接；所述DSP与所述计算机通过导线连接；所述DSP与所述FPGA通过导线连接；所述FPGA与所述信号缓冲模块通过导线连接；所述信号缓冲模块与所述时序控制信号接口通过导线连接；所述信号缓冲模块与所述SPI串口通信信号接口通过导线连接。本实用新型简化了硬件设计，提升了时序精度以及雷达系统工作性能。

Description

一种S波段小型化雷达主板

技术领域

本实用新型属于雷达技术领域，具体涉及一种S波段小型化雷达主板。

背景技术

S波段雷达主板具有分辨率高、可靠性好、非接触式测距测速等优点，使其在军事和民用上得到了广泛的应用。但受硬件制约，目前常见的S波段雷达主板包含系统控制器、同步控制器、接收机等多个模块，各模块之间需要进行通信，增加了外部许多冗余的连接线，使系统搭建非常繁琐、且易出错，系统的稳定性和相干性也受到一定程度的影响。

随着集成电路的发展，更高性能的数字信号处理芯片DSP和可编程逻辑门阵列FPGA逐渐成为为雷达系统的控制核心。广东创龙公司生产的异构处理器6748F核心板搭载了美国TI公司的DSP芯片TMS320C6748和Xilinx公司的FPGA芯片XC6SLX45，配合外围器件如晶振、Flash、DDR2等，形成了小巧、高速可靠的核心电路板。核心板中DSP与FPGA相关引脚已进行连接，采用所述核心板作为雷达主板的控制核心可以显著的提高雷达系统的性能，减少外部冗余信号线从而简化硬件设计，同时缩小整个雷达系统的硬件体积和功耗。

实用新型内容

针对现有技术存在的不足，本实用新型设计了一种S波段小型化雷达主板。

为了解决上述技术问题，本实用新型采用如下的技术方案：

一种S波段小型化雷达主板，其特征在于，包括：接收端口、单端转差分变压器、模数转换模块、数字下变频模块、DSP、计算机、FPGA、信号缓冲模块、时序控制信号接口、SPI串口通信信号接口；

所述的接收端口、单端转差分变压器、模数转换模块、数字下变频模块、DSP依次通过导线依次串联连接；所述DSP与所述计算机通过网线连接；所述DSP与所述FPGA通过导线连接；所述FPGA与所述信号缓冲模块通过导线连接；所述信号缓冲模块与所述时序控制信号接口通过导线连接；所述信号缓冲模块与所述SPI串口通信信号接口通过导线连接。

作为优选，所述接收端口用于接收雷达回波信号并传输至所述单端转差分变压器。

作为优选，所述单端转差分变压器用于将雷达回波信号转换为差分雷达回波信号并传输至所述模数转换模块。

作为优选，所述模数转换模块用于将差分雷达回波信号转换为数字雷达回波信号并传输至所述数字下变频模块。

作为优选，所述数字下变频模块用于将数字雷达回波信号经过混频、滤波、抽取后变为基带雷达回波信号并传输至所述DSP。

作为优选，所述计算机用于向所述DSP发送启停控制信号。

作为优选，所述DSP用于将基带雷达回波信号进行搬移、存储、处理并传输至所述计算机，并接收所述计算机发送的启动控制信号或者停止控制信号，所述DSP将启动控制信号或者停止控制信号传输至所述FPGA。

作为优选，所述信号缓冲模块将时序控制信号通过所述时序控制信号接口输出至接收机、发射机和后级射频电路，所述信号缓冲模块将串口通信信号通过所述SPI串口通信信号接口输出至后续射频电路的数字频率合成芯片。

作为优选，所述FPGA产生的时序控制信号控制接收机的工作状态，硬件设计时在雷达主板上将所述FPGA产生的时序控制信号中的接收机中断触发信号通过所述时序控制信号接口发送至接收机，时序控制信号由发射机控制信号，接收机控制信号，接收机中断触发信号，射频芯片缓存更新信号构成。

与现有技术相比，本实用新型具有以下优点：

本实用新型采用了异构嵌入式系统，将传统的S波段雷达主板的同步控制和接收机的控制结合到一个系统上，形成了小型化、高集成度的雷达主板，简化硬件，方便设计而又提高了整个雷达系统的性能。

同步控制器产生的接收机中断触发信号控制接收机的工作状态，硬件设计时在雷达主板上将所述FPGA产生的接收机中断触发信号通过信号缓冲模块后直接发送给接收机。相比较传统设计，减少了外部冗余的信号连接线，简化硬件设计。

采用FPGA作为同步控制器的控制核心，产生的时序信号误差在纳秒级别，使整个S波段雷达主板的工作时序更加精准，提高了雷达系统的工作性能。

附图说明

图1：本实用新型的雷达主板原理框图；

图2：本实用新型的同步控制器模块原理框图；

图3：本实用新型的接收机模块原理框图。

具体实施方式

为了便于本领域普通技术人员理解和实施本实用新型，下面结合附图及实施例对本实用新型作进一步的详细描述，应当理解，此处所描述的实施示例仅用于说明和解释本实用新型，并不用于限定本实用新型。

图1是本实用新型的系统结构框图，本实用新型的具体实施方式为：一种S波段小型化雷达主板，其特征在于，包括：接收端口、单端转差分变压器、模数转换模块、数字下变频模块、DSP、计算机、FPGA、信号缓冲模块、时序控制信号接口、SPI串口通信信号接口；

所述接收端口用于接收雷达回波信号并传输至所述单端转差分变压器；所述单端转差分变压器用于将雷达回波信号转换为差分雷达回波信号并传输至所述模数转换模块；所述模数转换模块用于将差分雷达回波信号转换为数字雷达回波信号并传输至所述数字下变频模块；所述数字下变频模块用于将数字雷达回波信号经过混频、滤波、抽取后变为基带雷达回波信号并传输至所述DSP；所述计算机用于向所述DSP发送启停控制信号；所述DSP用于将基带雷达回波信号进行搬移、存储、处理并传输至所述计算机，并接收所述计算机发送的启动控制信号或者停止控制信号，所述DSP将启动控制信号或者停止控制信号传输至所述FPGA；所述FPGA根据启动控制信号产生时序控制信号和SPI串口通信信号并传输至所述信号缓冲模块，时序控制信号包括发射机控制信号，接收机控制信号，接收机中断触发信号，射频芯片缓存更新信号等，根据停止控制信号停止产生时序控制信号和SPI串口通信信号；所述信号缓冲模块将时序控制信号通过所述时序控制信号接口输出至接收机、发射机和后级射频电路，所述信号缓冲模块将串口通信信号通过所述SPI串口通信信号接口输出至后续射频电路的数字频率合成芯片；所述FPGA产生的时序控制信号控制接收机的工作状态，硬件设计时在雷达主板上将所述FPGA产生的时序控制信号中的接收机中断触发信号通过所述时序控制信号接口发送至接收机，时序控制信号由发射机控制信号，接收机控制信号，接收机中断触发信号，射频芯片缓存更新信号构成。

所述接收端口采用SMA接口；所述单端转差分变压器型号为ADT1-1；所述模数转换模块型号为AD9235BRU-40；所述数字下变频模块型号为HSP50216；所述DSP型号为TMS320C6748；所述计算机采用电脑终端；所述FPGA型号为XC6SLX45；所述信号缓冲模块型号为SN74ALB16244DGVR；所述时序控制信号接口采用SMA接口；所述SPI串口通信信号接口采用SMA接口。

见图2，所述计算机向所述DSP发送启动控制信号，所述DSP将启动控制信号传输至所述FPGA，所述FPGA根据启动控制信号产生时序控制信号和串口通信信号；所述FPGA产生的时序控制信号控制S波段雷达主板的正常工作，串口通信信号控制后级射频的正常工作，时序控制信号由发射机控制信号，接收机控制信号，接收机中断触发信号，射频芯片缓存更新信号构成；所述FPGA将产生的时序控制信号和SPI串口通信信号传输至所述信号缓冲模块；所述信号缓冲模块将时序控制信号通过所述时钟信号接口输出至接收机、发射机和后级射频电路，所述信号缓冲模块将SPI串口通信信号通过所述SPI串口通信信号接口输出至后续射频电路的数字频率合成芯片；

所述计算机向所述DSP发送停止控制信号，所述DSP将停止控制信号传输至所述FPGA，所述FPGA根据停止控制信号停止产生时序控制信号和串口通信信号；

所述FPGA产生的时序控制信号控制接收机的工作状态，硬件设计时在雷达主板上将所述FPGA产生的时序控制信号中的接收机中断触发信号通过所述时序控制信号接口发送至接收机，时序控制信号由发射机控制信号，接收机控制信号，接收机中断触发信号，射频芯片缓存更新信号构成。

如图3所示，所述接收端口接收雷达回波信号并传输至所述单端转差分变压器；所述单端转差分变压器用于将雷达回波信号转换为差分雷达回波信号并传输至所述模数转换模块；所述模数转换模块用于将差分雷达回波信号转换为数字雷达回波信号并传输至所述数字下变频模块；所述数字下变频模块用于将数字雷达回波信号经过混频、滤波、抽取后变为基带雷达回波信号并传输至所述DSP；所述DSP将基带雷达回波信号进行搬移、存储、处理并传输至所述计算机。

尽管本说明书较多地使用了接收端口、单端转差分变压器、模数转换模块、数字下变频模块、DSP、计算机、FPGA、信号缓冲模块、时序控制信号接口、SPI串口通信信号接口等术语，但并不排除使用其他术语的可能性。使用这些术语仅仅是为了更方便的描述本实用新型的本质，把它们解释成任何一种附加的限制都是与本实用新型精神相违背的。

应当理解的是，本说明书未详细阐述的部分均属于现有技术。

应当理解的是，上述针对较佳实施例的描述较为详细，并不能因此而认为是对本实用新型专利保护范围的限制，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型权利要求所保护的范围情况下，还可以做出替换或变形，均落入本实用新型的保护范围之内，本实用新型的请求保护范围应以所附权利要求为准。

Claims

1.一种S波段小型化雷达主板，其特征在于包括：接收端口、单端转差分变压器、模数转换模块、数字下变频模块、DSP、计算机、FPGA、信号缓冲模块、时序控制信号接口、SPI串口通信信号接口；

2.根据权利要求1所述的S波段小型化雷达主板，其特征在于：所述接收端口用于接收雷达回波信号并传输至所述单端转差分变压器。

3.根据权利要求1所述的S波段小型化雷达主板，其特征在于：所述单端转差分变压器用于将雷达回波信号转换为差分雷达回波信号并传输至所述模数转换模块。

4.根据权利要求1所述的S波段小型化雷达主板，其特征在于：所述模数转换模块用于将差分雷达回波信号转换为数字雷达回波信号并传输至所述数字下变频模块。

5.根据权利要求1所述的S波段小型化雷达主板，其特征在于：所述数字下变频模块用于将数字雷达回波信号经过混频、滤波、抽取后变为基带雷达回波信号并传输至所述DSP。

6.根据权利要求1所述的S波段小型化雷达主板，其特征在于：所述计算机用于向所述DSP发送启停控制信号。

7.根据权利要求1所述的S波段小型化雷达主板，其特征在于：所述DSP用于将基带雷达回波信号进行搬移、存储、处理并传输至所述计算机，并接收所述计算机发送的启动控制信号或者停止控制信号，所述DSP将启动控制信号或者停止控制信号传输至所述FPGA。

8.根据权利要求1所述的S波段小型化雷达主板，其特征在于：所述信号缓冲模块将时序控制信号通过所述时序控制信号接口输出至接收机、发射机和后级射频电路，所述信号缓冲模块将串口通信信号通过所述SPI串口通信信号接口输出至后续射频电路的数字频率合成芯片。

9.根据权利要求1所述的S波段小型化雷达主板，其特征在于：所述FPGA产生的时序控制信号控制接收机的工作状态，硬件设计时在雷达主板上将所述FPGA产生的时序控制信号中的接收机中断触发信号通过所述时序控制信号接口发送至接收机，时序控制信号由发射机控制信号，接收机控制信号，接收机中断触发信号，射频芯片缓存更新信号构成。

10.根据权利要求1所述的S波段小型化雷达主板，其特征在于：所述接收端口采用SMA接口；所述单端转差分变压器型号为ADT1-1；所述模数转换模块型号为AD9235BRU-40；所述数字下变频模块型号为HSP50216；所述DSP型号为TMS320C6748；所述计算机采用电脑终端；所述FPGA型号为XC6SLX45；所述信号缓冲模块型号为SN74ALB16244DGVR；所述时序控制信号接口采用SMA接口；所述SPI串口通信信号接口采用SMA接口。