CN209132617U - 一种低于失真fsk信号发生器 - Google Patents

Abstract

一种低于失真FSK信号发生器属于FSK信号领域；现有的FSK信号发生器无法达到高速低噪声低失真的要求；包括PGA模块包括锁相环单元、第一分频器单元、第二分频器单元、第一触发器单元、第二触发器单元和移相器单元；晶振与锁相环单元相连，锁相环单元分别与第一触发器单元、第一分频器单元相连，第一分频器单元分别与第二触发器单元、第二分频器单元相连，第二分频器单元与移相器单元相连，第一触发器单元、第二触发器单元、移相器单元分别与模拟电路相连；模拟电路包括第一滤波电路、第二滤波电路和模拟开关选择电路；能够产生一种具有快速、高低频信号质量好，噪声较小，抗干扰能力强，具有很强的稳定性的FSK信号。

Description

一种低于失真FSK信号发生器

技术领域

本实用新型属于FSK信号领域，尤其涉及一种低于失真FSK信号发生器。

背景技术

低失真的FSK信号是一种高速低噪声幅频特性一致的FSK信号，其应用在FSK激光测距中，在新型S7500激光器，由于FSK信号具有抗干扰能力强幅度衰减小的优点，用于S7500激光器的调制信号，此外在数据传输，移动通信，航天测控等应用场合FSK信号也有很重要的应用。

现有的FSK信号发生器，高频和低频之间的切换时间较长，这样高频与低频之间存在不连续问题产生较为严重相位延迟，而且切换是随机的，产生的噪声也是随机的，所以现有的FSK信号发生器无法达到高速低噪声低失真的要求。

实用新型内容

本实用新型克服了上述现有技术的不足，提供一种低于失真FSK信号发生器，低失真 FSK信号的上变频、下边频、调制频率均来自于单一逻辑信号晶振，保持严格的同步关系，倍频分频后输出特定频率值的方波信号，方波信号经过高阶低通滤波电路后转化为正弦信号，两路正弦信号通过开关选择模块产生FSK信号，FSK信号上下边频切换相对时刻设置最佳状态，FSK信号具有快速、高低频信号质量好，噪声较小，抗干扰能力强，具有很强的稳定性，波形频率可独立设置，频率调节方便的优点。

本实用新型的技术方案：

一种低于失真FSK信号发生器，其特征在于，包括晶振、FPGA模块和模拟电路；所述FPGA模块包括锁相环单元、第一分频器单元、第二分频器单元、第一触发器单元、第二触发器单元和移相器单元；所述晶振与锁相环单元相连，所述锁相环单元分别与第一触发器单元、第一分频器单元相连，所述第一分频器单元分别与第二触发器单元、第二分频器单元相连，所述第二分频器单元与移相器单元相连，所述第一触发器单元、第二触发器单元、移相器单元分别与模拟电路相连；

所述模拟电路包括第一滤波电路、第二滤波电路和模拟开关选择电路；所述第一滤波电路的输出端、第二滤波电路的输出端分别与模拟开关选择电路的输入端相连；所述第一触发器单元的输出端与第二滤波电路的输入端连接，所述第二触发器单元的输出端与第一滤波电路的输入端连接，所述移相器单元的输出端与模拟开关选择电路的输入端连接。

进一步地，所述第一滤波电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R16、电阻R5、电阻R6、电阻R7、模拟开关KG4、运算放大器AD1、运算放大器AD2和滤波器2；所述电阻1和电阻2分别连接模拟开关KG4，所述模拟开关KG4串联电阻R3，所述电阻 R3连接运算放大器AD1的正极输入端，所述运算放大器AD1的负极输入端分别串联电阻 R4和电阻R16，所述电阻R4连接地线，所述运算放大器AD1的输出端分别连接电阻R16 和滤波器2，所述滤波器2串联电阻R5，所述电阻R5连接运算放大器AD2的正极输入端，所述运算放大器AD2的负极输入端分别连接电阻R6和电阻R7，所述电阻R6连接地线，所述电阻R7连接运算放大器AD2的输出端。

进一步地，所述第二滤波电路包括电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、运算放大器AD3、运算放大器AD4和滤波器1；所述电阻R9连接运算放大器AD3 的正极输入端，运算放大器AD3的负极输入端分别连接电阻R10和电阻R11，所述电阻R10 连接地线，所述运算放大器AD3的输出端分别连接电阻R11和滤波器1的输入端，所述滤波器1的输出端串联电阻R12，所述电阻R12连接运算放大器AD4的正极输入端，所述运算放大器AD4的负极输入端分别连接电阻R13和电阻R14，所述电阻R13连接地线，所述电阻R14连接运算放大器AD4的输出端。

进一步地，所述模拟开关选择电路包括电阻R8、电阻R15、模拟开关KG1、模拟开关KG2和模拟开关KG3；所述运算放大器AD2的输出端连接模拟开关KG2的IN1端，所述模拟开关KG2的IN0端通过电阻R8接地，所述运算放大器AD4的输出端连接模拟开关KG1 的IN0端，所述模拟开关KG1的IN1端通过电阻R15接地，所述模拟开关KG1的输出端、模拟开关KG2的输出端分别连接模拟开关KG3的输入端，所述移相器单元分别连接模拟开关KG1、模拟开关KG2和模拟开关KG3。

进一步地，还包括运算放大器，所述运算放大器的输入端连接模拟开关选择电路的输出端。

本实用新型相对于现有技术具有以下有益效果：

本实用新型提供一种低于失真FSK信号发生器，低失真FSK信号的上变频、下边频、调制频率均来自于单一逻辑信号晶振，保持严格的同步关系，倍频分频后输出特定频率值的方波信号，方波信号经过高阶低通滤波电路后转化为正弦信号，两路正弦信号通过开关选择模块产生FSK信号，FSK信号上下边频切换相对时刻设置最佳状态，FSK信号具有快速、高低频信号质量好，噪声较小，抗干扰能力强，具有很强的稳定性，波形频率可独立设置，频率调节方便的优点。

附图说明

图1是本实用新型结构框图；

图2是本实用新型模拟电路图。

具体实施方式

以下将结合附图对本实用新型进行详细说明。

具体实施方式一

一种低于失真FSK信号发生器，如图1和图2所示，包括晶振、FPGA模块和模拟电路；所述FPGA模块型号为EP4CE15F256，所述FPGA模块包括锁相环单元、第一分频器单元、第二分频器单元、第一触发器单元、第二触发器单元和移相器单元；所述晶振与锁相环单元相连，所述锁相环单元分别与第一触发器单元、第一分频器单元相连，所述第一分频器单元分别与第二触发器单元、第二分频器单元相连，所述第二分频器单元与移相器单元相连，所述第一触发器单元、第二触发器单元、移相器单元分别与模拟电路相连；

所述模拟电路包括第一滤波电路、第二滤波电路和模拟开关选择电路；所述第一滤波电路的输出端、第二滤波电路的输出端分别与模拟开关选择电路的输入端相连；所述第一触发器单元的输出端与第二滤波电路的输入端连接，所述第二触发器单元的输出端与第一滤波电路的输入端连接，所述移相器单元的输出端与模拟开关选择电路的输入端连接。

工作原理：所述晶振信号50MHz经锁相环单元倍频到205MHz后，经第一触发器单元分频后产生102.5MHz高频方波信号SQUH，信号205MHz经第一分频器单元分频得5MHz，经第二触发器单元产生2.5MHz的低频方波信号SQUL，构成FSK上下边频信号SOUH和SQUL 均来自于FPGA模块内部同一时钟；信号2.5MHz经第二分频器单元分频得1KHz，经过移相器单元输出产生1KHz的调制信号SHIFT，所述高频方波信号SQUH经过第二滤波电路滤波，所述低频方波信号SQUL经过第一滤波电路滤波，滤波后的两种信号和调制信号SHIFT 经过模拟开关选择电路选择模拟开关输出低失真FSK信号。

FPGA逻辑切换的一种低失真的FSK信号不是由DDS原理产生的也不是由RAM存储产生的，实现电路包括可编程逻辑器件和模拟电路，可编程逻辑器件是FPGA模块即FPGA 芯片。

所述调制信号具有相位频率可调的特点，该特点的调制信号通过模拟开关选择电路的模拟开关选择，用于对高低频信号的切换，能够精准选择切换位置，降低切换噪声。

上变频、下边频分别为高频方波信号SQUH和低频方波信号SQUL，本实施方式中的低失真FSK信号的上变频、下边频、调制频率均来自于单一逻辑信号晶振，保持严格的同步关系，低失真FSK信号上下边频切换相对时刻设置最佳状态，实现一种过渡时间较短低失真FSK信号。

根据FPGA模块内部倍频与分频的系数，确定上下边频滤波电路参数，根据滤波电路的幅频特性，调整高低频信号放大倍数，使两个频点的幅值基本相同，调节移相器单元使FSK信号跳沿与下边频过零点尽可能接近，减小频率切换出现的失真。

FSK信号幅度和调制信号频率均能够设置，高速切换具有较小的相位延迟，FSK高频达百兆波形稳定，幅频特性一致，波形质量好，电路具有很强抗干扰能力。

具体实施方式二

具体地，所述第一滤波电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R16、电阻R5、电阻R6、电阻R7、模拟开关KG4、运算放大器AD1、运算放大器AD2和滤波器2；所述模拟开关KG4型号为74HC4053，所述运算放大器AD1、运算放大器AD2的型号AD8055，所述滤波器2型号为7阶有源低通滤波器，所述电阻1和电阻2分别连接模拟开关KG4，所述模拟开关KG4串联电阻R3，所述电阻R3连接运算放大器AD1的正极输入端，所述运算放大器AD1的负极输入端分别串联电阻R4和电阻R16，所述电阻R4连接地线，所述运算放大器AD1的输出端分别连接电阻R16和滤波器2，所述滤波器2串联电阻R5，所述电阻R5连接运算放大器AD2的正极输入端，所述运算放大器AD2的负极输入端分别连接电阻R6和电阻R7，所述电阻R6连接地线，所述电阻R7连接运算放大器AD2的输出端。

具体地，所述第二滤波电路包括电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、运算放大器AD3、运算放大器AD4和滤波器1；所述运算放大器AD3、运算放大器AD4型号为AD8055，所述滤波器1为7阶有源低通滤波器，所述电阻R9连接运算放大器AD3的正极输入端，运算放大器AD3的负极输入端分别连接电阻R10和电阻R11，所述电阻R10连接地线，所述运算放大器AD3的输出端分别连接电阻R11和滤波器1的输入端，所述滤波器1的输出端串联电阻R12，所述电阻R12连接运算放大器AD4的正极输入端，所述运算放大器AD4的负极输入端分别连接电阻R13和电阻R14，所述电阻R13连接地线，所述电阻R14连接运算放大器AD4的输出端。

具体地，所述模拟开关选择电路包括电阻R8、电阻R15、模拟开关KG1、模拟开关KG2和模拟开关KG3；所述模拟开关KG1、模拟开关KG2和模拟开关KG3的型号为AD8180，所述运算放大器AD2的输出端连接模拟开关KG2的IN1端，所述模拟开关KG2的IN0端通过电阻R8接地，所述运算放大器AD4的输出端连接模拟开关KG1的IN0端，所述模拟开关 KG1的IN1端通过电阻R15接地，所述模拟开关KG1的输出端、模拟开关KG2的输出端分别连接模拟开关KG3的输入端，所述移相器单元分别连接模拟开关KG1、模拟开关KG2和模拟开关KG3。

具体地，还包括运算放大器，所述运算放大器的输入端连接模拟开关选择电路的输出端。

第一滤波电路、第二滤波电路和模拟开关选择电路为波形发生电路，模拟开关KG4为多通道低速模拟开关，模拟开关KG1、模拟开关KG2和模拟开关KG3均为高速二选一模拟开关，能够产生高频部分频率较高，波形质量稳定，高低频相位延迟小，高速抗干扰能力强，低失真的FSK波形。

工作原理：FPGA模块产生的方波信号SQUH连接到运算放大器AD3的输入端，输出连到滤波器1，进行滤波处理后，经过运算放大器AD4，输出到高速二选一模拟开关KG1的 IN0端，将IN1端接地，FPGA产生的方波信号SQUL连接到模拟开关KG4的选择端，模拟开关KG4的输入端接高低电平，模拟开关KG4输出接运算放大器AD1进行放大处理后，输出连到滤波器2，滤波后，经过算放大器AD2输出到高速二选一模拟开关KG2的IN1端，将IN0端接地，高速模拟开关KG1和模拟开关KG2的输出连接到高速模拟开关KG3的输入端，调制信号SHIFT对高速模拟开关KG1、模拟开关KG2和高速模拟开关KG3进行选择，模拟开关KG3输出的信号经过运算放大器输出FSK信号。最后需要对FSK信号进行幅度调节和调制信号切换时间选择，由于FSK高低频信号经过高阶滤波器后幅度衰减不一，造成了高低频幅度不一，需要精心调节滤波器之前运算放大器的增益，使FSK上下边频幅度保持一致，由于二选一模拟开关进行选择切换时，会出现大的过冲毛刺现象，需要对调制信号进行移向处理，使其跳越的变化与下边频正弦信号过零时刻基本保持一致，从而达到降低噪声的目标。

以上所述的仅为本实用新型的具体实施例，并不用于限定本实用新型的保护范围，凡在本实用新型精神和原则之内的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种低于失真FSK信号发生器，其特征在于，包括晶振、FPGA模块和模拟电路；所述FPGA模块包括锁相环单元、第一分频器单元、第二分频器单元、第一触发器单元、第二触发器单元和移相器单元；所述晶振与锁相环单元相连，所述锁相环单元分别与第一触发器单元、第一分频器单元相连，所述第一分频器单元分别与第二触发器单元、第二分频器单元相连，所述第二分频器单元与移相器单元相连，所述第一触发器单元、第二触发器单元、移相器单元分别与模拟电路相连；

所述模拟电路包括第一滤波电路、第二滤波电路和模拟开关选择电路；所述第一滤波电路的输出端、第二滤波电路的输出端分别与模拟开关选择电路的输入端相连；所述第一触发器单元的输出端与第二滤波电路的输入端连接，所述第二触发器单元的输出端与第一滤波电路的输入端连接，所述移相器单元的输出端与模拟开关选择电路的输入端连接。

2.根据权利要求1所述一种低于失真FSK信号发生器，其特征在于，所述第一滤波电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R16、电阻R5、电阻R6、电阻R7、模拟开关KG4、运算放大器AD1、运算放大器AD2和滤波器2；所述电阻1和电阻2分别连接模拟开关KG4，所述模拟开关KG4串联电阻R3，所述电阻R3连接运算放大器AD1的正极输入端，所述运算放大器AD1的负极输入端分别串联电阻R4和电阻R16，所述电阻R4连接地线，所述运算放大器AD1的输出端分别连接电阻R16和滤波器2，所述滤波器2串联电阻R5，所述电阻R5连接运算放大器AD2的正极输入端，所述运算放大器AD2的负极输入端分别连接电阻R6和电阻R7，所述电阻R6连接地线，所述电阻R7连接运算放大器AD2的输出端。

3.根据权利要求2所述一种低于失真FSK信号发生器，其特征在于，所述第二滤波电路包括电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、运算放大器AD3、运算放大器AD4和滤波器1；所述电阻R9连接运算放大器AD3的正极输入端，运算放大器AD3的负极输入端分别连接电阻R10和电阻R11，所述电阻R10连接地线，所述运算放大器AD3的输出端分别连接电阻R11和滤波器1的输入端，所述滤波器1的输出端串联电阻R12，所述电阻R12连接运算放大器AD4的正极输入端，所述运算放大器AD4的负极输入端分别连接电阻R13和电阻R14，所述电阻R13连接地线，所述电阻R14连接运算放大器AD4的输出端。

4.根据权利要求3所述一种低于失真FSK信号发生器，其特征在于，所述模拟开关选择电路包括电阻R8、电阻R15、模拟开关KG1、模拟开关KG2和模拟开关KG3；所述运算放大器AD2的输出端连接模拟开关KG2的IN1端，所述模拟开关KG2的IN0端通过电阻R8接地，所述运算放大器AD4的输出端连接模拟开关KG1的IN0端，所述模拟开关KG1的IN1端通过电阻R15接地，所述模拟开关KG1的输出端、模拟开关KG2的输出端分别连接模拟开关KG3的输入端，所述移相器单元分别连接模拟开关KG1、模拟开关KG2和模拟开关KG3。

5.根据权利要求1所述一种低于失真FSK信号发生器，其特征在于，还包括运算放大器，所述运算放大器的输入端连接模拟开关选择电路的输出端。