CN209103794U - 画素驱动电路及显示装置 - Google Patents

Abstract

本申请属于显示技术领域，提供了一种画素驱动电路及显示装置；所述画素驱动电路包括：多条数据线、多条扫描线以及多个呈阵列分布的子画素；其中，在垂直方向上任意相邻的两个子画素分别连接不同的数据线；在水平方向上，任意相邻的两个画素单元中相应的子画素电源极性相反；在每一个画素单元中，位于同一行子画素具有相同的电源极性；本申请通过改变子画素的空间布局，解决了示例性技术中显示面板在混色时会出现较大程度的色偏，相邻子画素的色阶差异明显，用户视觉体验不佳的问题。

Description

画素驱动电路及显示装置

技术领域

本申请属于显示技术领域，尤其涉及一种画素驱动电路及显示装置。

背景技术

在传统技术中显示面板的驱动方式中，技术人员通常需要采用驱动走线向显示面板中的画素传输驱动信号，以实现显示面板中各个画素的循环扫描过程，因此显示面板中就需要多个显示驱动芯片来生成相应的驱动信号以保障正常、稳定的图像/视频显示功能；为了节省显显示面板的驱动控制成本，技术人员通常采用TRD(Tri-Row Drive，三行驱动)驱动方式来实现显示面板中多个画素的扫描过程；在TRD驱动方式中，由于显示面板中的画素呈现规律性排列，则相邻的两列画素可独立或者共用一条驱动走线来驱动，则在TRD驱动方式中减少了显示驱动芯片的数量，大幅降低了显示面板的控制成本和应用成本。

然而在TRD驱动方式中，由于显示面板中相邻画素之间的充电能力具有较大的差异，当显示面板呈现出某种特定画面时，在画素驱动方式下，由于驱动走线中驱动信号之间存在波形差异，不同的画素之间的颜色差异程度较大；当显示面板中所有的画素作为一个整体进行混色过程中，由于相邻画素的充电能力存在差异，进而导致显示面板中混色画面会产生色偏，显示面板中相邻画素的光源亮度存在差异，画面中图像/视频出现不协调的问题，降低了用户的视觉体验。

实用新型内容

本申请提供一种画素驱动电路及显示装置，旨在解决示例性技术中显示面板中相邻子画素的充电能力存在较大的差异，显示面板中的混色画面发生较大的色偏，画面中图像的亮度差异明显，用户的视觉体验不佳的问题。

本申请第一方面提供一种画素驱动电路，包括：

多条在水平方向上呈阵列排布的数据线；

多条在垂直方向上呈阵列排布的扫描线；以及

多个呈阵列分布的子画素，每一个所述子画素由扫描线和数据线交叉限定，每一个子画素的数据输入端接相邻的一所述数据线，每一个子画素的开关控制端接相邻的一所述扫描线；

在垂直方向上，任意相邻的两个子画素分别连接不同的数据线；

在水平方向上，连续K条相邻的数据线以及所述数据线连接的子画素形成一个画素单元；在同一个画素单元中，位于同一行的子画素具有相同的电源极性；

在水平方向上，任意两个相邻的画素单元中，位于同一行中任意两个子画素具有不同的电源极性，并且所述同一行中任意两个子画素位于不同的画素单元；

其中，所述K为大于或者等于2的整数。

在其中的一个实施例中，在垂直方向上依次相邻的M行子画素形成一个画素模块，在同一个画素模块中，连接在同一条数据线上的M个子画素具有相同的电源极性；

所述M为大于或者等于2的任意正整数。

在其中的一个实施例中，所述K等于2，所述M等于3。

在其中的一个实施例中，在每一个所述画素模块中，在垂直方向依次相邻的3行子画素所呈现的颜色为：红色、绿色、蓝色。

在其中的一个实施例中，所述画素驱动电路还包括：

控制器，生成时序信号；

源极驱动单元，所述源极驱动单元接所述数据线，所述源极驱动单元根据所述时序信号生成数据信号；以及

栅极驱动单元，所述栅极驱动单元接所述扫描线，所述栅极驱动单元根据所述时序信号生成扫描信号。

在其中的一个实施例中，在水平方向上，任意两条相邻的数据线具有相反的电源极性。

在其中的一个实施例中，在所述画素驱动电路中，每一个所述子画素具有相同的形状和面积。

在其中的一个实施例中，所述子画素位于两条数据线之间，所述子画素的数据输入端接所述子画素左侧的数据线或者接所述子画素右侧的数据线；

在垂直方向上任意相邻的两个子画素，当上一个子画素的数据输入端接所述上一个子画素左侧的数据线时，则下一个子画素的数据输入端接所述下一个子画素右侧的数据线；

当所述上一个子画素的数据输入端接所述上一个子画素右侧的数据线时，则所述下一个子画素的数据输入端接所述下一个子画素左侧的数据线。

在其中的一个实施例中，任意两个相邻的子画素分别连接不同的扫描线。

本申请第二方面提供一种显示装置，包括如上所述的画素驱动电路。

在上述画素驱动电路中，通过数据线和扫描线对多个子画素进行扫描驱动，由于在垂直方向上任意相邻的两个子画素分别接入不同电源极性的数据信号，所述相邻的两个子画素具有不同的电源极性给予方式，在垂直方向上相邻子画素采用错位极性给予方式，当显示面板中相邻子画素进行混色时，可避免相邻子画素充电差异而引起子画素之间亮度差异过大，改善了显示面板中画面的色偏程度；并且画素驱动电路中画素单元在水平方向上电源极性也呈规律性分布，则可使显示面板在混色过程中能够保障画面的协调性，相邻子画素在混色时色阶差异更小，显示面板能够显示清晰、完整、高质量的图像/视频，提升了显示面板的画面显示质量，给用户带来良好的视觉体验；有效地解决了示例性技术中显示面板中相邻画素存在充放电差异，不同画素之间进行混色时会发生较大的色偏，进而导致显示面板中画面质量不佳，降低了用户视觉体验的问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种画素驱动电路的模块结构图；

图2是本申请实施例提供的一种画素驱动电路中子画素电源极性分布情况示意图；

图3是本申请实施例提供的一种画素模块中每一行子画素的颜色分布情况示意图；

图4是本申请实施例提供的另一种画素驱动电路的模块结构图；

图5是本申请实施例提供的一种显示装置的模块结构图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

图1示出了本申请实施例提供的一种画素驱动电路10的模块结构，为了便于说明，仅示出了与本申请实施例相关的部分，详述如下：

如图1所示，画素驱动电路包括：

多条在水平方向上呈阵列排布的数据线G。

多条在垂直方向上呈阵列排布的扫描线D。

在本实施例中，通过数据线G能够输出数据信号，通过扫描线D能够输出扫描信号，其中该数据信号包括图像数据，每一个子画素根据该数据信号能够显示相应的图像/视频，扫描信号能够控制每一个子画素的工作状态，通过该扫描信号能够使子画素处于工作状态或者停止状态，以实现对于显示面板工作状态的调控；因此本实施例通过数据信号和扫描信号即可控制显示面板中各个子画素的工作状态，进而画素驱动电路具有较为简化的电路结构，显示面板中图像/视频的可控性较高，显示面板能够实时接入图像信息，通过对于图像信息的解析能够显示完整、清晰的视频画面。

多个呈阵列分布的子画素，每一个子画素由扫描线G和数据线D交叉限定，每一个子画素的数据输入端接相邻的一数据线D，每一个子画素的开关控制端接相邻的一扫描线G。

在本实施例中，每一个子画素分别与相邻的扫描线G和相邻的数据线D 连接，进而通过扫描线G能够将扫描信号输出至子画素的开关控制端，通过数据线D能够将数据信号输出至子画素的数据输入端，进而通过扫描信号和数据信号能够实时控制每一个子画素的工作状态，并且每一个子画素能够发出特定颜色的光源，比如，子画素所发出的光源为红色或者绿色等，通过该数据信号可操控子画素所发出光源的颜色；并且由于该画素驱动电路包括多个子画素，通过多个子画素之间的相互协同工作，以使得画素驱动电路能够进行混色，显示出不同色阶的光源；从而本实施例中多个子画素作为一个整体能够呈现出完整的图像/视频信息，给用户带来良好的视觉体验。

作为一种可选的实施方式，子画素包括开关管和像素电极，其中，开关管的第一导通端为子画素的数据输入端，开关管的第二导通端接所述像素电极，开关管的控制端为子画素的开关控制端；当扫描线G将扫描信号输出至开关管的控制端时，通过扫描信号能够控制开关管的导通或者关断，当开关管导通时，开关管的第一导通端和第二导通端直接连接，进而数据线D通过开关管将数据信号输出至像素电极，以驱动子画素显示相应的光源；并且当开关管处于导通状态，则子画素处于充电过程中，当子画素的充电能力发生改变时，则子画素所显示的发光也会发生相应的改变，因此通过扫描信号和数据信号能够调节子画素的光源显示情况。

作为一种可选的实施方式，所述开关管为MOS管或者三极管，对此不做限定。

在本实施例中，在垂直方向上，任意相邻的两个子画素分别连接不同的数据线D。

如图1所述，垂直方向上相邻的两个子画素分别接不同的数据线D，进而上下相邻的两个子画素能够分别接入不同的数据信号，通过该数据信号能够分别驱动子画素显示相应的图像/视频；因此本实施例中，垂直方向上相邻的连个子画素采用横向错位的充电方式，相邻的两个子画素的数据信号分别由不同的数据线D提供，垂直方向上两个相邻的子画素具有不同的极性给予方式；当垂直方向上相邻的两个子画素分别发出不同颜色的光源时，这种交错的数据信号给予方式将会削弱不同颜色之间的差异程度，以改善多个子画素进行混色时的色偏问题，避免垂直方向上两个子画素充电亮暗差异，提高显示面板中画面质量。

在本实施例中，连续K条相邻的数据线D以及所述数据线D连接的子画素形成一个画素单元；在同一个画素单元中，位于同一行的子画素具有相同的电源极性；其中K为大于或者等于2的任意正整数。

在水平方向上，任意两个相邻的画素单元中，位于同一行中任意两个子画素具有不同的电源极性，并且所述同一行中任意两个子画素位于不同的画素单元。

示例性的，在水平方向上，任意相邻的第一画素单元和第二画素单元，第一子画素的电源极性和第二子画素的电源极性相反，其中，第一子画素位于第一画素单元中，第二子画素位于所述第二画素单元中，并且第一子画素和第二子画素位于同一行；进而本实施例中第一画素单元中的子画素与第二画素单元中的子画素具有不同的电源极性。

通过将画素驱动电路中多个子画素划分为多个在水平方向上呈阵列排布的画素单元，进而控制每一个画素单元中子画素的电源极性，可避免水平方向上相邻子画素之间充电差异所引起的画面色偏现象，不同画素单元中子画素的电源极性存在差异；因此在同一行子画素进行极性切换时，不同画素单元中的子画素能够防止彼此之间的色阶差距过大，减少不同子画素之间的充电亮暗差异程度，提高了不同子画素混色的协调性和完整性。

在同一个画素单元中，位于同一行的子画素具有相同的电源极性，进而该画素单元能够精确地多个子画素所发出光源的颜色，多个子画素的发光状态具有良好的可控性，以使画素单元能够显示更加清晰、完整的图像/视频，并且也减少了同一行中单个子画素的控制成本，显示面板中画面色彩变化具有更佳的连续性，用户的观赏体验更佳。

在本实施例中，由于垂直方向上的任意两个相邻子画素分别接入不同的数据信号，进而本实施例中垂直方向上两个相邻子画素实现了错位极性给予方式，当这两个相邻的子画素分别接入数据信号以发出不同颜色的光源时，这两个垂直方向上相邻的子画素具有不同的极性给予方式，将会避免不同子画素进行混色时所出现的色偏现象，垂直方向上两个相邻的子画素将会具有更少的色阶差异；并且在水平方向上相邻的两个画素单元中，不同画素单元中子画素的电源极性也呈现规律性变化，进而不同画素单元之间的光源亮度差异程度更少，多个子画素能够显示更加完整、清晰的图像/视频；因此本实施例中通过调整子画素在垂直方向上和水平方向上的空间布局，进而使得多个子画素的电源极性在空间结构中呈现某种规律性分布，以防止相邻子画素之间的充电差异所引起的色偏现象，减少了相邻子画素中不同颜色光源之间的色阶差异，多个子画素混色以后能够显示更加协调一致的图像/视频，提高了显示面板中画面显示的质量；有效地解决了示例性技术中由于相邻子画素之间存在充电能力差异，进而导致显示面板中的混色画面会发生较大程度的色偏，显示面板中画面显示质量不佳的问题。

作为一种可选的实施方式，在垂直方向上依次相邻的M行子画素形成一个画素模块，在同一个画素模块中，连接在同一条数据线上的M个子画素具有相同的电源极性；所述M为大于或者等于2的任意正整数。

在本实施例中，多个所述画素模块在垂直方向呈阵列排布；将显示面板中所有的子画素划分为：在垂直方向上呈阵列分布的多个画素模块；由于在每一个画素模块中，连接在同一条数据线D上的不同子画素都接入相同的数据信号；因此在本实施例中，连接在同一条数据线D上的M个子画素具有相同的电源极性，那么通过一条数据线D能够同时控制多个子画素的光源显示状态，提高了不同子画素的控制效率，当多个子画素相互协同工作时，多个子画素能够快速地进行混色以显示更加完整、清晰的图像/视频信息，减少不同颜色的子画素进行混色时由于充电能力差异而出现的色偏程度，提高显示面板中画面整体的协调性。

作为一种可选的实施方式，所述K等于2，所述M等于3。

为了更好地说明上述画素驱动电路中不同子画素电源进行的分布情况，图 2示出了本实施例中，当K＝2，M＝3时，子画素的电源极性分布情况，并且为了更好地进行了文字说明，对于图2中各个子画素都进行了相应的标号，如图 2所示，画素驱动电路包括3个在水平方向呈阵列分布的画素单元30、31、32，每一个画素单元包括：连续2条相邻的数据线以及与数据线连接的子画素，以画素单元30为例，画素单元30包括：数据线D1、数据线D2、子画素201、子画素211、子画素212、子画素222、子画素203、子画素213、子画素214、子画素224、子画素205、子画素215、子画素206以及子画素216；与此相类似，每一个画素单元中都包括多个子画素。

其中在画素单元30中，位于同一行子画素具有相同的电源极性，比如画素单元30中的第一行子画素包括：子画素201和子画素211，则子画素201 的电源极性和子画素211的电源极性都是正极，同理，画素单元30中的第二行子画素包括：子画素212和子画素222，则子画素212的电源极性和子画素 222的电源极性都是正极，依次类推，在画素单元30中，位于同一行的子画素具有相同的电源极性，进而当在水平方向上不同子画素进行混色时，可减少相邻画素之间的亮度差异幅度。

在水平方向上任意相邻的两个画素单元中相应的子画素具有不同的电源极性，以画素单元30和画素单元31为例，其中画素单元30和画素单元31在水平方向上相邻，画素单元30第一行中子画素201和子画素211的电源极性依次为：正极-正极；画素单元31第一行中子画素221和子画素231的电源极性依次为：负极-负极，那么在同一行中子画素电源极性排序在相邻的两个画素单元之间是完全相反的，由于两个画素单元中同一行子画素电源极性的分布规律将会增加画素单元中图像/视频的完整性和协调性，避免相邻子画素由于充电差异为出现色偏现象。

同时如图2所示，本实施例中画素驱动电路包括在垂直方向呈阵列排布的 2个画素模块40、41，以画素模块40为例，画素模块40包括在垂直方向上依次相邻的3行子画素：第一行子画素：子画素201、子画素211、子画素221、子画素231、子画素241以及子画素251，第二行子画素：子画素202、子画素 212、子画素222、子画素232、子画素242以及子画素252，第三行子画素：子画素203、子画素213、子画素223、子画素233、子画素243以及子画素253；其中画素模块40中，连接在同一条数据线上的3个子画素具有相同的电源极性，比如，连接在数据线D1上的3个子画素：子画素201、子画素212以及子画素203这三者的电源极性都是正极，又比如，连接在数据线D2的3个子画素：子画素211、子画素222以及子画素213这三者的电源极性都是正极，依次类推，在同一个画素模块中，连接在同一条数据线上的子画素都具有相同的电源极性，通过一路数据信号能够驱动多个相同电源极性的子画素保持工作状态，即减少了显示面板中多个子画素的控制成本，同时也减少了不同颜色的子画素进行混色时所出现的色阶差异，提高了不同子画素混色画面的协调性和完整性。

作为一种可选的实施方式，位于同一行中的所有子画素具有相同的颜色；进而通过扫描信号和数据信号能够同时控制一行中所有子画素的发光状态，提高不同子画素之间的颜色协调性，显示面板中的所有子画素能够显示更加完整、协调的色彩，即降低了不同子画素的扫描驱动成本，又降低了子画素发光状态之间的色差。

作为一种可选的实施方式，图3示出了在同一个画素模块中每一行子画素的颜色分布情况，如图3所示，在每一个画素模块中，在垂直方向依次相邻的 3行子画素所呈现的颜色为：红色、绿色、蓝色。

在本实施例中，每一个画素模块都能够组合：红色、绿色以及蓝色这三种颜色，并且每一行子画素都显示相同的颜色，进而每一个画素模块通过组合这三种颜色能够得到各种色阶的画面，给用户带来良好的视觉体验；从而本实施例中的画素模块能够将对不同颜色进行混色，以得到具有各种色彩的画面，而且在混色过程中，不同色阶的子画素能够避免由于充电差异而引起的色偏，克服不同行子画素之间的光源亮度差异；当本实施例中的画素驱动电路中不同行的子画素作为一个整体，以显示完整的画面时，显示面板中完整画面具有更少的色阶差距，不同行子画素进行颜色混色时，混色画面的协调性更好，改善了显示面板中画面色偏的程度，给用户带来更佳的视觉体验。

作为一种可选的实施方式，图4示出了本实施例提供的画素驱动电路另一种模块结构，相比于图1中画素驱动电路的模块结构，图4中的画素驱动电路还包括：控制器401、源极驱动单元402以及栅极驱动单元403，具体如下：

控制器401，生成时序信号。

控制器401具有信息集中处理和转换能力，该时序信号包括电路功能控制信息，通过该时序信号能够调整源极驱动单元402和栅极驱动单元403的工作状态，进而控制本实施例中画素驱动电路实现对于多个子画素的扫描过程，显示面板能够显示更加清晰、完整的画面信息。

源极驱动单元402，源极驱动单元402接数据线D连接，源极驱动单元402 根据时序信号生成数据信号。

在本实施例中，源极驱动单元402能够实现视频信息转换功能，进而源极驱动单元402生成的数据信号包括图像数据，当源极驱动单元402通过数据线 D将图像数据输出至每一个子画素中时，该子画素根据数据信号能够显示相应的图像/视频；因此本实施例通过源极驱动单元402能够驱动子画素发出相应的光源，实现了对于显示面板中视频显示状态的实时、准确控制。

栅极驱动单元403，栅极驱动单元403接扫描线G，栅极驱动单元403根据时序信号生成扫描信号。

在本实施例中，通过栅极驱动单元403能够控制每一个子画素的导通或者关断情况，当栅极驱动单元403将扫描信号输出至每一个子画素中时，通过该扫描信号能够使子画素工作或者停止；进而本实施例中的栅极驱动单元403能够实现信号转换功能，以间接控制显示面板中各个子画素的工作状态，兼容性较强。

作为一种可选的实施方式，在本实施例中控制器401可采用示例性技术中单片或者控制电路来实现，其中单片机的型号为：PIC32MZ1024ECH100或者求STC89C52，通过向该单片机输入操作指令，该操作指令包含的用户的操作信息，进而单片机根据该操作指令生成相应的时序信号，其中该时序信号的电平状态与操作指令具有一一对应关系，进而单片机根据操作指令能够生成具有不同电平状态的时序信号，通过该时序信号控制源极驱动单元402和栅极驱动单元403的工作状态，以使显示面板中的各个子画素能够按照用户的实际需求发出相应的光源，给用户带来良好的视觉体验；从而本实施例中的控制器401 通过单片机能够实时控制画素驱动电路的工作状态，电路结构简单，兼容性较强，提高了画素驱动电路的可控性能，有利于简化本实施例中画素驱动电路的电路结构，适用范围更广。

作为一种可选的实施方式，源极驱动单元402可采用示例性技术中的源极驱动电路来实现，其中示例性技术中的源极驱动电路包括：寄存器、锁存器等电子元器件，通过时序信号控制寄存器和锁存器的工作状态，进而使得寄存器和锁存器能够实现视频信息转换功能，源极驱动单元402能够输出图像数据，通过该图像数据能够驱动相应的子画素发出相应的光源；栅极驱动单元403包括MOS管阵列以及电阻等电子元器件，其中MOS管阵列包括多个以阵列形式排布的MOS管，通过时序信号能够控制MOS管的导通与关断，当MOS管导通时，则输出MOS管阵列输出扫描信号，该扫描信号具有开关通断控制功能，当扫描线G将扫描信号输出至多个子画素时，通过该扫描信号能够使子画素工作或者停止，以改变子画素的图像/视频显示状态，因此本实施例中的源极驱动单元402和栅极驱动单元403具有较为简化的电路结构，能够实现对于显示面板中各个子画素的快速、准确控制，多个子画素能够显示清晰、完整的图像/视频。

本实施例通过三个电路模块(控制器401、源极驱动单元402以及栅极驱动单元403)可相应的信号转换和控制功能，通过数据信号和扫描信号能够改变每个子画素的视频显示状态，画素驱动电路的可控性较强，进而简化了画素驱动电路的电路结构以及减少了电路制作成本，同时也降低了本实施例中画素驱动电路的控制成本，多个子画素相互协同工作能够显示更加清晰、完整的视频/图像。

作为一种可选的实施方式，在水平方向上，任意两条相邻的数据线具有相反的电源极性。

以图1为例，在图1所示出的画素驱动电路中，数据线D1和数据线D2 在水平方向上相邻，则数据线D1和数据线D2具有相反的电源极性，当数据线D1的电源极性为正极，则数据线D2的电源极性为负极，数据线D3的电源极性为正极，依次类推，在画素驱动电路上的多条数据线中，相邻数据线上传输的数据信号具有不同的电源极性，通过该数据信号能够驱动子画素发出相应的光源，并且通过不同电源极性的数据信号能够尽量减少相邻子画素之间的亮度差异，相邻子画素进行混色时画面更加协调，色阶变化更加缓和，显示面板中画面具有更佳的视频显示质量，改善了混色画面的色偏现象。

作为一种可选的实施方式，在画素驱动电路中，每一个子画素具有相同的形状和面积。

在本实施例中，由于不同的子画素具有相同的形状和面积，当每一个子画素处于正常的工作状态时，不同子画素的发光强度差异更小，通过该画素驱动电路能够对多个子画素进行准确控制，以使得多个子画素的混色画面能够显示完整的图像/视频，进而显示面板中多个子画素具有更佳的可控性，可避免显示面板中不同子画素之间的充电能力差异所引起的色偏现象，不同子画素之间图像/视频的连续性更好。

作为一种可选的实施方式，子画素位于两条数据线之间，子画素的数据输入端接子画素左侧的数据线或者接子画素右侧的数据线；在垂直方向上任意相邻的两个子画素，当上一个子画素的数据输入端接所述上一个子画素左侧的数据线D时，则下一个子画素的数据输入端接所述下一个子画素右侧的数据线 D；当上一个子画素D的数据输入端接所述上一个子画素右侧的数据线D时，则下一个子画素的数据输入端接所述下一个子画素左侧的数据线D。

示例性的，第三子画素和第四子画素为在垂直方向上任意相邻的两个子画素，当第三子画素的数据输入端接所述第三子画素左侧的数据线D时，则第四子画素的数据输入端接第四子画素右侧的数据线D；当第三子画素的数据输入端接第三子画素右侧的数据线D时，则第四子画素的数据输入端接第四子画素左侧的数据线D。

参照图1中所示出画素驱动电路的模块结构，由于每一个子画素与相应的数据线连接，以接入数据信号，通过该数据信号能够驱动子画素显示相应的图像/视频，因此本实施例中子画素即可以选择与左侧的数据线连接，也可以选择与右侧的数据线连接，通过左侧的数据线或者右侧的数据线能够接入一路数据信号；并且在垂直方向上两个相邻的子画素分别连接不同的数据线，则相邻两个子画素的数据输入端能够分别接入不同的数据信号；当垂直方向上两个相邻的子画素进行混色时，这种交错数据信号给予方式能够减少垂直方向上相邻子画素充电亮暗差异，减少不同子画素协同工作时所出现的色偏问题，多个子画素所显示的整体画面具有更好的协调性，用户的视觉体验更佳。

作为一种可选的实施方式，在垂直方向上，任意相两个邻的子画素分别连接不同的扫描线G。

如上所述，由于在垂直方向上任意相邻的两个子画素分别接入不同的数据信号和不同的扫描信号，通过数据信号和扫描信号能够驱动子画素进行充电操作，进而本实施例在垂直方向上相邻的两个子画素具有完全不相同的电源极性给予方式，每一个子画素能够处于最适当的充电状态，子画素接入相应的数据信号和扫描信号以发出光源，避免了不同子画素中由于色阶差异而引起的色偏现象；本申请通过垂直方向上相邻子画素的不同信号驱动方式，可保障子画素混色画面的协调性，改善了显示面板中画面色偏的程度，给用户带来了良好的视觉体验。

图5示出了本实施例提供显示装置50的模块结构，如图5所示，显示装置50包括如上所述的画素驱动电路501，参考图1至图4的实施例，由于画素驱动电路501中多个子画素的电源极性在空间布局中呈现出特定的分布规律，可避免不同子画素在混色时所出现的色偏现象，多个子画素的混色画面具有更佳的协调性；从而本实施例中的显示装置50能够使多个子画素协同工作，以显示更加完整、清晰的图像/视频，以克服相邻子画素的充电能力差异而导致画面色偏的问题；因此当画素驱动电路501应用于本实施例中的显示装置50 中时，通过扫描信号和数据信号能够驱动显示装置50显示质量更高的图像/视频，有效地避免了显示装置50中不同子画素充电能力差异而出现色偏现象，提升了显示装置50中整体画面的视频显示质量，用户的视觉体验更佳，用户可通过显示装置50能够观赏到更为清晰、完整的画面，本实施例中显示装置 50具有更高的实用价值以及更广的适用范围；有效地克服了示例性技术中显示装置中由于子画素混色画面容易出现较大程度的色偏现象，进而导致显示装置中画面质量不佳，用户视觉体验较低的问题。

综上所述，本申请中的画素驱动电路通过调整多个子画素的电源极性空间排列规律，进而改善相邻子画素混色画面中色偏程度，避免了由于不同子画素之间的充电能力差异而引起的画面亮度差异过大的不足之处，有效地提高了相应显示面板中画面显示质量，给用户带来良好的视觉体验；有效地解决了示例性技术中画素驱动电路的色偏问题，因此本申请中的画素驱动电路可广泛地适用于不同的工业技术领域中，对于本领域中显示技术的快速发展具有极为重要的促进意义，实用价值极高。

在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体与另一个实体区分开来，而不一定要求或者暗示这些实体之间存在任何这种实际的关系或者顺序。而且术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的产品或者结构所固有的要素。在没有更多限制的情况下，由语句“包括……”或者“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外，在本文中，“大于”、“小于”、“超过”等理解为不包括本数；“以上”、“以下”、“以内”等理解为包括本数；以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种画素驱动电路，其特征在于，包括：

多条在水平方向上呈阵列排布的数据线；

多条在垂直方向上呈阵列排布的扫描线；以及

多个呈阵列分布的子画素，每一个所述子画素由扫描线和数据线交叉限定，每一个子画素的数据输入端接相邻的一所述数据线，每一个子画素的开关控制端接相邻的一所述扫描线；

在垂直方向上，任意相邻的两个子画素分别连接不同的数据线；

在水平方向上，连续K条相邻的数据线以及所述数据线连接的子画素形成一个画素单元；在同一个画素单元中，位于同一行的子画素具有相同的电源极性；

在水平方向上，任意两个相邻的画素单元中，位于同一行中任意两个子画素具有不同的电源极性，并且所述同一行中任意两个子画素位于不同的画素单元；

其中，所述K为大于或者等于2的整数。

2.根据权利要求1所述的画素驱动电路，其特征在于，在垂直方向上依次相邻的M行子画素形成一个画素模块，在同一个画素模块中，连接在同一条数据线上的M个子画素具有相同的电源极性；

所述M为大于或者等于2的任意正整数。

3.根据权利要求2所述的画素驱动电路，其特征在于，所述K等于2，所述M等于3。

4.根据权利要求3所述的画素驱动电路，其特征在于，在每一个所述画素模块中，在垂直方向依次相邻的3行子画素所呈现的颜色为：红色、绿色、蓝色。

5.根据权利要求1所述的画素驱动电路，其特征在于，所述画素驱动电路还包括：

控制器，生成时序信号；

源极驱动单元，所述源极驱动单元接所述数据线，所述源极驱动单元根据所述时序信号生成数据信号；以及

栅极驱动单元，所述栅极驱动单元接所述扫描线，所述栅极驱动单元根据所述时序信号生成扫描信号。

6.根据权利要求1所述的画素驱动电路，其特征在于，在水平方向上，任意两条相邻的数据线具有相反的电源极性。

7.根据权利要求1所述的画素驱动电路，其特征在于，在所述画素驱动电路中，每一个所述子画素具有相同的形状和面积。

8.根据权利要求1所述的画素驱动电路，其特征在于，所述子画素位于两条数据线之间，所述子画素的数据输入端接所述子画素左侧的数据线或者接所述子画素右侧的数据线；

在垂直方向上任意相邻的两个子画素，当上一个子画素的数据输入端接所述上一个子画素左侧的数据线时，则下一个子画素的数据输入端接所述下一个子画素右侧的数据线；

当所述上一个子画素的数据输入端接所述上一个子画素右侧的数据线时，则所述下一个子画素的数据输入端接所述下一个子画素左侧的数据线。

9.根据权利要求1所述的画素驱动电路，其特征在于，在垂直方向上，任意两个相邻的子画素分别连接不同的扫描线。

10.一种显示装置，其特征在于，包括如权利要求1至9任一项所述的画素驱动电路。