CN209071102U - 一种电抗器及交错分时并联电路 - Google Patents
一种电抗器及交错分时并联电路 Download PDFInfo
- Publication number
- CN209071102U CN209071102U CN201821555284.0U CN201821555284U CN209071102U CN 209071102 U CN209071102 U CN 209071102U CN 201821555284 U CN201821555284 U CN 201821555284U CN 209071102 U CN209071102 U CN 209071102U
- Authority
- CN
- China
- Prior art keywords
- coil
- transistor
- iron core
- branch
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Coils Of Transformers For General Uses (AREA)
Abstract
本实用新型公开了一种电抗器及交错分时并联电路，电抗器包括：铁芯主体、第一线圈和第二线圈，铁芯主体包括构成磁路的上铁轭、下铁轭、第一铁芯柱和第二铁芯柱，第一铁芯柱和第二铁芯柱间隔并列设于上铁轭和下铁轭之间，第一线圈绕设于第一铁芯柱上，第二线圈绕设于第二铁芯柱上；第一线圈和第二线圈的电感量相同且绕向相反，第一线圈和第二线圈的异名端相连接。本实用新型提供的电抗器及交错分时并联电路，电抗器的第一线圈和第二线圈相互独立且共用磁路，从而替代两个独立的电抗器，体积小、重量轻且节省成本。
Description
技术领域
本实用新型涉及电子技术领域，尤其涉及一种电抗器及交错分时并联电路。
背景技术
随着电力电子技术的发展和应用范围的扩展，交错并联电路拓扑结构得到越来越多的应用，多相并联的拓扑结构使得每一相承受的电流减小，从而增大了选型的自由度，而且有利于散热和封装的灵活性，现有的交错分时并联电路中，并联的两相电路中的电抗器多为两个独立的电抗器，体积大，重量大，且成本较高。
实用新型内容
为了克服现有技术的不足，本实用新型的目的之一在于提供一种电抗器，以解决现有交错并联电路中采用两个电抗器体积大、重量大、成本高的问题。
本实用新型的目的之二在于提供一种交错分时并联电路，以解决现有的交错分时并联电路中采用两个电抗器所导致的体积大、重量大、成本高的问题。
本实用新型的目的之一采用如下技术方案实现：
一种电抗器，包括：铁芯主体、第一线圈和第二线圈，所述铁芯主体包括构成磁路的上铁轭、下铁轭、第一铁芯柱和第二铁芯柱，所述第一铁芯柱和所述第二铁芯柱间隔并列设于所述上铁轭和所述下铁轭之间，所述第一线圈绕设于所述第一铁芯柱上，所述第二线圈绕设于所述第二铁芯柱上；所述第一线圈和所述第二线圈的电感量相同且绕向相反，所述第一线圈和所述第二线圈的异名端相连接。
进一步地，所述第一线圈和所述第二线圈的导线规格相同且匝数相同。
进一步地，所述第一铁芯柱由多个铁芯片和多个气隙垫交替叠加而成，所述第二铁芯柱由多个铁芯片和多个气隙垫交替叠加而成。
进一步地，所述铁芯片为硅钢片。
进一步地，所述第一线圈靠近所述上铁轭的一端和所述第二线圈靠近所述上铁轭的一端为异名端。
进一步地，所述电抗器还包括用于将所述第一线圈和所述第二线圈固定于所述铁芯主体上的固定部。
进一步地，所述固定部包括固定于所述上铁轭上的第一固定件和固定于所述下铁轭上的第二固定件，所述第一线圈和所述第二线圈相连的一端固定于所述第一固定件上，所述第一线圈的另一端和所述第二线圈的另一端均固定于所述第二固定件上。
本实用新型的目的之二采用如下技术方案实现：
一种交错分时并联电路，包括第一支路、第二支路、直流母线电容、输出电容以及上述的电抗器，所述第一支路与所述第二支路并联，所述直流母线电容的两端与所述第一支路和所述第二支路的两个交点电连接，所述第一支路与所述电抗器的第一线圈电连接，所述第二支路与所述电抗器的第二线圈电连接，所述输出电容的一端与所述第一支路和所述第二支路的其中一个交点电连接，所述输出电容的另一端与所述第一线圈和所述第二线圈的连接点电连接。
进一步地，所述第一支路包括第一晶体管和第二晶体管，所述第二支路包括第三晶体管和第四晶体管，所述第一晶体管的发射极和所述第二晶体管的集电极电连接，所述第三晶体管的发射极和所述第四晶体管的集电极电连接，所述第一晶体管的集电极和所述第三晶体管的集电极电连接，所述第二晶体管的发射极和所述第四晶体管的发射极电连接，所述第一线圈与所述第一晶体管的发射极电连接，所述第二线圈与所述第三晶体管的发射极电连接。
进一步地，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为绝缘栅双极型晶体管。
相比现有技术，本实用新型的有益效果在于：通过将第一铁芯柱和第二铁芯柱间隔并列设于上铁轭和下铁轭之间，第一线圈绕设于第一铁芯柱上，第二线圈绕设于第二铁芯柱上；第一线圈和第二线圈的电感量相同且绕向相反，第一线圈和第二线圈的异名端相连接，使得第一线圈和第二线圈相互独立且共用磁路，从而替代两个独立的电抗器，体积小、重量轻且节省成本。
附图说明
图1为本实用新型实施例提供的电抗器的示意图；
图2为本实用新型实施例提供的电抗器的截面图之一；
图3为本实用新型实施例提供的电抗器的截面图之二；
图4为本实用新型实施例提供的交错分时并联电路示意图。
图中：1、铁芯主体；11、上铁轭；12、下铁轭；13、第一铁芯柱；14、第二铁芯柱；2、第一线圈；3、第二线圈；4、固定部；41、第一固定件；42、第二固定件；100、第一支路；200、第二支路。
具体实施方式
下面，结合附图以及具体实施方式，对本实用新型做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
如图1-3所示，本实用新型实施例提供的电抗器，包括：铁芯主体1、第一线圈2和第二线圈3，铁芯主体1包括构成磁路的上铁轭11、下铁轭12、第一铁芯柱13和第二铁芯柱14，第一铁芯柱13和第二铁芯柱14间隔并列设于上铁轭11和下铁轭12之间，第一线圈2绕设于第一铁芯柱13上，第二线圈3绕设于第二铁芯柱14上；第一线圈2和第二线圈3的电感量相同且绕向相反，第一线圈2和第二线圈3的异名端相连接。其中，第一线圈2和第二线圈3的电感量相同可以通过调节第一线圈2和第二线圈3的导线规格、线圈匝数、铁芯主体1的气隙垫实现，通过调节上述参数实现第一线圈2和第二线圈3的电感量相同为现有技术，在此不再赘述。将本实用新型实施例提供的电抗器应用在交错分时并联电路中，第一线圈2和第二线圈3没有相连的一端分别连接在两相分时并联的电路中，第一线圈2所在的支路工作时，第二线圈3所在的支路不工作，反之第一线圈2所在的支路不工作时，第二线圈3所在的支路工作，因为第一线圈2和第二线圈3的绕向相反，并联时磁通方向相同，两支路的电流为叠加关系，因此相对于使用两个独立的电抗器，为了产生同样的电流，本实施例提供的电抗器的铁芯柱的截面只需要为两个独立的电抗器的铁芯柱截面的一半，从而减小电抗器的体积和重量，且节省成本。
作为优选的实施方式，第一铁芯柱13由多个铁芯片和多个气隙垫交替叠加而成，第二铁芯柱14由多个铁芯片和多个气隙垫交替叠加而成，铁芯片为硅钢片，气隙垫为环氧板。第一线圈2和第二线圈3的导线规格相同且匝数相同，通过调节第一铁芯柱13的气隙垫和第二铁芯柱14的气隙垫，即可实现第一线圈2和第二线圈3的电感量相同。
第一线圈2靠近上铁轭11的一端和第二线圈3靠近上铁轭11的一端连接，第一线圈2靠近下铁轭12的一端和第二线圈3靠近下铁轭12的一端用于连接电路中的两相并联的支路。
作为优选的实施方式，电抗器还包括用于将第一线圈2和第二线圈3固定于铁芯主体1上的固定部4。固定部4包括固定于上铁轭11上的第一固定件41和固定于下铁轭12上的第二固定件42，第一线圈2和第二线圈3相连的一端固定于第一固定件41上，第一线圈2的另一端和第二线圈3的另一端均固定于第二固定件42上。
如图4所示，本实用新型实施例提供的交错分时并联电路，包括第一支路100、第二支路200、直流母线电容Cd、输出电容CF以及上述的电抗器L，第一支路100与第二支路200并联，直流母线电容Cd的两端与第一支路100和第二支路200的两个交点电连接，第一支路100与电抗器L的第一线圈2电连接，第二支路200与电抗器L的第二线圈3电连接，输出电容CF的一端与第一支路100和第二支路200的其中一个交点电连接，输出电容CF的另一端与第一线圈2和第二线圈3的连接点电连接。用一个电抗器L代替两个独立的电抗器，两条支路分时工作，第一线圈2和第二线圈3的绕向相反，并联时电抗器L的两个线圈的磁通方向相同，可以产生更大的电流，从而减小电抗器的体积和重量，且节省成本。
作为优选的实施方式，第一支路100包括第一晶体管Q1和第二晶体管Q2，第二支路200包括第三晶体管Q3和第四晶体管Q4，第一晶体管Q1的发射极和第二晶体管Q2的集电极电连接，第三晶体管Q3的发射极和第四晶体管Q4的集电极电连接，第一晶体管Q1的集电极和第三晶体管Q3的集电极电连接，第二晶体管Q2的发射极和第四晶体管Q4的发射极电连接，第一线圈2与第一晶体管Q1的发射极电连接，第二线圈3与第三晶体管Q3的发射极电连接。第一晶体管Q1和第三晶体管Q3的输出电流存在180°相位差，第二晶体管Q2和第四晶体管Q4的输出电流存在180°相位差，电抗器L起到滤波作用，电路中不需要采用很大的电感即可保证输出功率，在每相开关频率恒定的情况下，输出电压纹波的频率随着相数的增加而增加，总的电感电流为各相电感电流之和。
作为优选的实施方式，第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4均为绝缘栅双极型晶体管。
本实用新型实施例提供的电抗器及交错分时并联电路，通过将电抗器L的第一铁芯柱13和第二铁芯柱14间隔并列设于上铁轭11和下铁轭12之间，第一线圈2绕设于第一铁芯柱13上，第二线圈3绕设于第二铁芯柱14上；第一线圈2和第二线圈3的电感量相同且绕向相反，第一线圈2和第二线圈3的异名端相连接，使得第一线圈2和第二线圈3相互独立且共用磁路，从而替代两个独立的电抗器，体积小、重量轻且节省成本。
上述实施方式仅为本实用新型的优选实施方式，不能以此来限定本实用新型保护的范围，本领域的技术人员在本实用新型的基础上所做的任何非实质性的变化及替换均属于本实用新型所要求保护的范围。
Claims (10)
1.一种电抗器，其特征在于，包括：铁芯主体、第一线圈和第二线圈，所述铁芯主体包括构成磁路的上铁轭、下铁轭、第一铁芯柱和第二铁芯柱，所述第一铁芯柱和所述第二铁芯柱间隔并列设于所述上铁轭和所述下铁轭之间，所述第一线圈绕设于所述第一铁芯柱上，所述第二线圈绕设于所述第二铁芯柱上；所述第一线圈和所述第二线圈的电感量相同且绕向相反，所述第一线圈和所述第二线圈的异名端相连接。
2.根据权利要求1所述的电抗器，其特征在于，所述第一线圈和所述第二线圈的导线规格相同且匝数相同。
3.根据权利要求2所述的电抗器，其特征在于，所述第一铁芯柱由多个铁芯片和多个气隙垫交替叠加而成，所述第二铁芯柱由多个铁芯片和多个气隙垫交替叠加而成。
4.根据权利要求3所述的电抗器，其特征在于，所述铁芯片为硅钢片。
5.根据权利要求1所述的电抗器，其特征在于，所述第一线圈靠近所述上铁轭的一端和所述第二线圈靠近所述上铁轭的一端为异名端。
6.根据权利要求1所述的电抗器，其特征在于，所述电抗器还包括用于将所述第一线圈和所述第二线圈固定于所述铁芯主体上的固定部。
7.根据权利要求6所述的电抗器，其特征在于，所述固定部包括固定于所述上铁轭上的第一固定件和固定于所述下铁轭上的第二固定件，所述第一线圈和所述第二线圈相连的一端固定于所述第一固定件上，所述第一线圈的另一端和所述第二线圈的另一端均固定于所述第二固定件上。
8.一种交错分时并联电路，其特征在于，包括第一支路、第二支路、直流母线电容、输出电容以及如权利要求1-7任一项所述的电抗器，所述第一支路与所述第二支路并联，所述直流母线电容的两端与所述第一支路和所述第二支路的两个交点电连接，所述第一支路与所述电抗器的第一线圈电连接，所述第二支路与所述电抗器的第二线圈电连接，所述输出电容的一端与所述第一支路和所述第二支路的其中一个交点电连接，所述输出电容的另一端与所述第一线圈和所述第二线圈的连接点电连接。
9.根据权利要求8所述的交错分时并联电路，其特征在于，所述第一支路包括第一晶体管和第二晶体管，所述第二支路包括第三晶体管和第四晶体管，所述第一晶体管的发射极和所述第二晶体管的集电极电连接，所述第三晶体管的发射极和所述第四晶体管的集电极电连接，所述第一晶体管的集电极和所述第三晶体管的集电极电连接，所述第二晶体管的发射极和所述第四晶体管的发射极电连接，所述第一线圈与所述第一晶体管的发射极电连接，所述第二线圈与所述第三晶体管的发射极电连接。
10.根据权利要求9所述的交错分时并联电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为绝缘栅双极型晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821555284.0U CN209071102U (zh) | 2018-09-21 | 2018-09-21 | 一种电抗器及交错分时并联电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821555284.0U CN209071102U (zh) | 2018-09-21 | 2018-09-21 | 一种电抗器及交错分时并联电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209071102U true CN209071102U (zh) | 2019-07-05 |
Family
ID=67093044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821555284.0U Active CN209071102U (zh) | 2018-09-21 | 2018-09-21 | 一种电抗器及交错分时并联电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209071102U (zh) |
-
2018
- 2018-09-21 CN CN201821555284.0U patent/CN209071102U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206962702U (zh) | 多相dc/dc电源转换器 | |
| TW201528298A (zh) | 磁芯結構及電抗器 | |
| CN104282412B (zh) | 磁集成电感器 | |
| CN103762846A (zh) | 一种磁集成谐振变换器 | |
| CN204168127U (zh) | 一种功率模组 | |
| CN102568794B (zh) | 多模块逆变输出分裂变压器 | |
| CN102468651A (zh) | 特定频率电流旁路的滤波器 | |
| CN104600702B (zh) | 一种集成电抗器的感应调控滤波系统及其控制方法 | |
| CN203232785U (zh) | 一种干式变压器 | |
| CN209071102U (zh) | 一种电抗器及交错分时并联电路 | |
| JP2019084361A (ja) | ポータブル式反復経頭蓋磁気刺激装置 | |
| CN201820571U (zh) | 一种电抗器 | |
| CN110112927B (zh) | 交流电网用双端口柔性合环装置 | |
| CN202473576U (zh) | 1-9w非晶三相电子变压器 | |
| Lu et al. | Design of Planar Magnetic Integrated LCL-EMI Filter for the Grid-Connected Inverter | |
| CN104393601B (zh) | 电感集成型混合铁路潮流控制器 | |
| CN109192465A (zh) | 一种电抗器及交错分时并联电路 | |
| CN102290200B (zh) | 一种可控饱和电抗器 | |
| CN202695100U (zh) | 逆变电源中多个变压器组成主变压器的结构 | |
| CN202333823U (zh) | 铁芯两相磁特性转换的控制器 | |
| CN211957324U (zh) | 一种集成电感及功率变换器 | |
| CN204834240U (zh) | 一种无公共铁轭磁集成的电抗器 | |
| CN209357573U (zh) | 三相电抗器的电感平衡磁芯及三相电抗器 | |
| WO2020164084A1 (zh) | 一种电感器 | |
| CN209843460U (zh) | 一种大功率逆变系统输出滤波电感 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220914 Address after: 243000 workshop 1, Dongpo Industrial Park, zhengpugang New District, Maanshan City, Anhui Province Patentee after: Anhui yingdakot magnetoelectric Technology Co.,Ltd. Address before: 1st to 3rd Floor, 4-2# Factory Building, Tongfuyu Industrial Zone, Aiqun Road, Shangpai Community, Shiyan Street, Baoan District, Shenzhen City, Guangdong Province, 518108 Patentee before: SHENZHEN INDUCTOR TECHNOLOGIES Co.,Ltd. |
|
| TR01 | Transfer of patent right |