CN209070033U - 一种同时用于单端口、双端口pcie ssd信号的测试治具 - Google Patents

Abstract

本实用新型了解决现有的PCIE SSD信号品质量测治具存在的问题，提出一种可同时用于单端口、双端口PCIE SSD信号的测试治具装置，并设计时钟控制切换电路，一方面，在插入单端口SSD时，即使按钮选择错误，也不影响对信号的量测功能，如果是双端口SSD，则只需通过按钮开关，即可实现对两个端口分别的信号测试工作；另一方面节省一路时钟信号SMA接口，操作更简单高效，不需要在双端口切换时，频繁插拔SMA接口，延长设备使用寿命，使其可以兼容传统的单端口SSD，同时可以支持最新的双端口SSD，节省测试用物料，提高测试效率。

Description

一种同时用于单端口、双端口PCIE SSD信号的测试治具

技术领域

本实用新型涉及测试治具，尤其是涉及一种同时用于单端口、双端口PCIE SSD信号的测试治具。

背景技术

随着技术的进步和成本降低，SSD(固态硬盘)以其优良的性能和可靠性，在消费级市场和企业级应用方面，越来越普及。其中PCIE接口的2.5英寸SSD，更因为其统一结构规格(结构兼容串行连接小型计算机系统接口/串行高级技术附件固态硬盘)、优秀传输带宽和可靠性，受到企业级用户等高端用户支持。目前PCIE SSD还是以单端口SSD为主，但是双端口SSD以其更高的可靠性，在全闪存储领域，得到越来越多的应用。我们目前现有技术中针对PCIE SSD的信号品质量测的治具，是针对单端口SSD设计的，无法覆盖双端口SSD，造成测试效率的降低以及成本增加。

发明内容

本实用新型为了解决现有的PCIE SSD信号品质量测治具存在的问题，提出一种可同时用于单端口、双端口PCIE SSD信号的测试治具装置，设计提出时钟信号切换电路，在插入单端口SSD时，即使按钮开关选择错误，也不影响对信号的量测功能；如果是双端口SSD，则只需通过按钮开关，即可实现对两个端口分别的信号测试工作，使其可以兼容传统的单端口SSD，同时可以支持最新的双端口SSD，节省测试用物料，提高测试效率，操作更简单高效。

本实用新型一方面提供了一种同时用于单端口、双端口PCIE SSD信号的测试治具，输入端通过PCIE SSD连接器与单端口或双端口PCIE SSD连接，输出端与测试工具连接，所述测试治具包括：时钟信号切换电路、数据线连接电路，所述时钟信号切换电路的输入端通过PCIE SSD连接器与双端口PCIE SSD使能信号以及一路或两路时钟信号连接，时钟信号切换电路的输出端与测试工具连接，数据线连接电路的输入端通过PCIE SSD连接器与PCIESSD的数据信号连接，数据线连接电路的输出端与测试工具连接。

结合本方面，在该方面第一种可能的实现方式中，所述时钟信号切换电路包括时钟信号切换芯片、按钮开关以及时钟信号SMA接口，所述时钟信号切换芯片的输入端与一路或两路时钟信号连接，所述时钟信号切换芯片的使能端与按钮开关一端连接，按钮开关另一端与双端口SSD使能信号连接，时钟信号切换芯片的输出端与时钟信号SMA接口连接。

结合本方面，在该方面第二种可能的实现方式中所述数据线连接电路包括第一接口、第二接口、第一数据SMA接口以及第二数据SMA接口，所述第一接口、第二接口通过PCIESSD连接器与单端口或双端口PCIE SSD连接，所述第一数据SMA接口、第二数据SMA接口与测试工具连接。

结合本方面，在该方面第三种可能的实现方式中，所述PCIE SSD为单端口时，包含四组数据信号PCIE DATA0、PCIE DATA1、PCIE DATA2、PCIE DATA3以及一路时钟信号RefCLK0，所述数据信号PCIE DATA0、PCIE DATA1、PCIE DATA2、PCIE DATA3通过PCIE SSD连接器连接测试治具的第一接口,所述测试治具的第一接口与测试治具的第一数据信号SMA接口连接，所述时钟信号Ref CLK0通过PCIE SSD连接器连接时钟信号切换芯片的输入端，时钟信号切换芯片的输出端连接时钟信号SMA接口。

结合本方面，在该方面第四种可能的实现方式中，所述PCIE SSD为双端口时，包含四组数据信号PCIE DATA0、PCIE DATA1、PCIE DATA2、PCIE DATA3，两路时钟信号Ref CLK0、Ref CLK1以及双端口SSD使能信号,所述数据信号PCIE DATA0、PCIE DATA1通过PCIE SSD连接器连接测试治具的第一接口，所述测试治具的第一接口连接测试治具的第一数据信号SMA接口，所述数据信号PCIE DATA2、PCIE DATA3通过PCIE SSD连接器连接测试治具的第二接口，所述测试治具的第二接口连接测试治具的第二数据信号SMA接口，所述时钟信号RefCLK0、Ref CLK1通过PCIE SSD连接器连接时钟信号切换芯片的输入端，时钟信号切换芯片的输出端连接时钟信号SMA接口，通过按钮开关控制时钟信号Ref CLK0、Ref CLK1的切换输出，所述双端口SSD使能信号连接时钟信号切换芯片的控制端。

结合本方面，在该方面第五种可能的实现方式中，所述PCIE SSD连接器满足SFF-8639规范要求。

本实用新型采用的技术方案包括以下技术效果：

本实用新型了解决现有的PCIE SSD信号品质量测治具存在的问题，提出一种可同时用于单端口、双端口PCIE SSD信号的测试治具装置，使其可以兼容传统的单端口SSD，同时可以支持最新的双端口SSD，节省测试用物料，提高测试效率。

本实用新型设计时钟控制切换电路，一方面，在插入单端口SSD时，即使按钮选择错误，也不影响对信号的量测功能，如果是双端口SSD，则只需通过按钮开关，即可实现对两个端口分别的信号测试工作；另一方面节省一路时钟信号SMA接口，操作更简单高效，不需要在双端口切换时，频繁插拔SMA接口，延长设备使用寿命。

应当理解的是以上的一般描述以及后文的细节描述仅是示例性和解释性的，并不能限制本实用新型。

附图说明

为了更清楚说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见的，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型方案中一种同时用于单端口PCIE SSD信号的测试治具装置的结构示意图；

图2为本实用新型方案中一种同时用于双端口PCIE SSD信号的测试治具装置的结构示意图。

具体实施方式

为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本实用新型进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本实用新型省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本实用新型。

如图1所示，一种同时用于单端口、双端口PCIE SSD信号的测试治具13，输入端通过PCIE SSD连接器12与单端口PCIE SSD11连接，输出端与测试工具14连接，其特征是，测试治具13包括：时钟信号切换电路131、数据线连接电路132，时钟信号切换电路131的输入端通过PCIE SSD连接器12与双端口PCIE SSD使能信号DualPorth#以及一路时钟信号RefCLK0连接，时钟信号切换电路131的输出端与测试工具14连接，数据线连接电路132的输入端通过PCIE SSD连接器12与PCIE SSD11的数据信号连接，数据线连接电路132的输出端与测试工具14连接。

时钟信号切换电路包括时钟信号切换芯片1314、按钮开关1311、电阻1312、电源1313以及时钟信号SMA接口1315，时钟信号切换芯片1314的输入端与一路时钟信号RefCLK0连接，时钟信号切换芯片1314的使能端一路与按钮开关1311连接，另一路与电阻1312连接，电阻1312的另一端与电源1313连接，时钟信号切换芯片1314的输出端与时钟信号SMA接口1315连接。

数据线连接电路包括第一接口1322、第一数据SMA接口1321，第一接口1322通过PCIE SSD连接器12与单端口PCIE SSD11连接，第一数据SMA接口1321与测试工具14连接。

单端口PCIE SSD11包含四组数据信号PCIE DATA0、PCIE DATA1、PCIE DATA2、PCIEDATA3以及一路时钟信号Ref CLK0，所述数据信号PCIE DATA0、PCIE DATA1、PCIE DATA2、PCIE DATA3通过PCIE SSD连接器12连接测试治具13的第一接口1322,所述测试治具的第一接口1322与测试治具13的第一数据信号SMA接口1321连接，所述时钟信号Ref CLK0通过PCIE SSD连接器12连接时钟信号切换芯片1314的输入端，时钟信号切换芯片1314的输出端连接时钟信号SMA接口1315。因为单端口PCIE SSD11无双端SSD使能信号，所以双端口使能信号DualPorth#相当于断开，所以无论按钮开关1311是断开还是闭合，输入到时钟信号切换芯片1314控制端口的都是高电平，时钟信号切换芯片1314的输出端Output切换到Input0的通道上，即相当于Ref CLK0输出到时钟信号SMA接口1315上，再发送给测试工具14。因此，即可以完成正常单端口PCIE SSD信号的测试。

如图2所示，一种用于双端口PCIE SSD信号的测试治具23，输入端通过PCIE SSD连接器22与双端口PCIE SSD21连接，输出端与测试工具24连接，其特征是，测试治具23包括：时钟信号切换电路231、数据线连接电路232，时钟信号切换电路231的输入端通过PCIE SSD连接器22与双端口PCIE SSD使能信号DualPorth#以及两路时钟信号Ref CLK0、Ref CLK1连接，时钟信号切换电路231的输出端与测试工具24连接，数据线连接电路232的输入端通过PCIE SSD连接器22与PCIE SSD21的数据信号连接，数据线连接电路232的输出端与测试工具24连接。

时钟信号切换电路包括时钟信号切换芯片2314、按钮开关2311、电阻2312、电源2313以及时钟信号SMA接口2315，时钟信号切换芯片2314的输入端与两路时钟信号RefCLK0、Ref CLK1连接，时钟信号切换芯片2314的使能端一路与按钮开关2311连接，另一路与电阻2312连接，电阻2312的另一端与电源2313连接，时钟信号切换芯片2314的输出端与时钟信号SMA接口2315连接。

数据线连接电路包括第一接口2323、第二接口2324、第一数据SMA接口2321以及第二数据SMA接口2322，第一接口2322、第二接口2324通过PCIE SSD连接器22与双端口PCIESSD21连接，第一数据SMA接口1321、第二数据SMA接口2322与测试工具14连接。

双端口PCIE SSD包含四组数据信号PCIE DATA0、PCIE DATA1、PCIE DATA2、PCIEDATA3，两路时钟信号Ref CLK0、Ref CLK1以及双端口SSD使能信号DualPortEn#,数据信号PCIE DATA0、PCIE DATA1通过PCIE SSD连接器22连接测试治具23的第一接口2323，测试治具23的第一接口2323连接测试治具23的第一数据信号SMA接口2321，数据信号PCIE DATA2、PCIE DATA3通过PCIE SSD连接器22连接测试治具23的第二接口2324，测试治具23的第二接口2324连接测试治具23的第二数据信号SMA接口2322，时钟信号Ref CLK0、Ref CLK1通过PCIE SSD连接器22连接时钟信号切换芯片2314的输入端，时钟信号切换芯片2314的输出端连接时钟信号SMA接口2315，通过按钮开关2311控制时钟信号Ref CLK0、Ref CLK1的切换输出，双端口SSD使能信号DualPortEn#连接时钟信号切换芯片的控制端。

当对第一接口2323信号量测时，数据信号还是由PCIE SSD连接器22引入测试治具模块23的第一接口2323，然后由第一接口2323对应的第一数据SMA接口引出，第二接口2324上的信号不涉及。这时有效时钟是Ref CLK0，这时候虽然双端口使能端DualPortEn#输出是低电平，但是我们通过断开按钮开关2311，将第二接口2324信号通路断开，信号时钟切换芯片2314控制端口输入仍然为默认高电平，电路输出到时钟信号接口2315的，仍然是RefCLK0，测试工具24通过第一数据SMA接口就2321能分别量测到正确的数据与时钟信号。

当对端口第二接口信号量测时，数据信号仍是由PCIE SSD连接器22引入测试治具模块23的第二接口2324，然后由第二接口2324对应的第二数据SMA接口2322引出，而第一接口的信号不涉及。这时有效时钟是Ref CLK1，这时候双端口使能端DualPortEn#输出是低电平，但我们需要通过闭合按钮开关2311，将第一接口信号通路闭合，这时时钟信号切换芯片2314控制端口输入，就是低电平，时钟信号切换电路231输出到时钟信号接口2315的，就是是Ref CLK1，测试工具24通过第二数据SMA接口2322就能分别量测到正确的数据与时钟信号。

另外，本实用新型方案采用的测试工具是示波器，但并不限于示波器，其他测试工具也可以实现本方案。本实用新型方案采用的时钟信号切换芯片1314或2314的型号是SN74LVC1G3157，但不限于该型号，模拟开关芯片SN74LVC系列均可。本方案中采用的PCIESSD连接器在电气规格满足SFF-8639规范要求，PCB板上信号走线在结构与电气规格方面需要满足最新PCIE4.0要求。

上述虽然结合附图对本实用新型的具体实施方式进行了描述，但并非对本实用新型保护范围的限制，所属领域技术人员应该明白，在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。

Claims (6)

1.一种同时用于单端口、双端口PCIE SSD信号的测试治具，输入端通过PCIE SSD连接器与单端口或双端口PCIE SSD连接，输出端与测试工具连接，其特征是，所述测试治具包括：时钟信号切换电路、数据线连接电路，所述时钟信号切换电路的输入端通过PCIE SSD连接器与双端口PCIE SSD使能信号以及一路或两路时钟信号连接，时钟信号切换电路的输出端与测试工具连接，数据线连接电路的输入端通过PCIE SSD连接器与PCIE SSD的数据信号连接，数据线连接电路的输出端与测试工具连接。

2.根据权利要求1所述的同时用于单端口、双端口PCIE SSD信号的测试治具，其特征是，所述时钟信号切换电路包括时钟信号切换芯片、按钮开关以及时钟信号SMA接口，所述时钟信号切换芯片的输入端与一路或两路时钟信号连接，所述时钟信号切换芯片的使能端与按钮开关一端连接，按钮开关另一端与双端口SSD使能信号连接，时钟信号切换芯片的输出端与时钟信号SMA接口连接。

3.根据权利要求1所述的同时用于单端口、双端口PCIE SSD信号的测试治具，其特征是，所述数据线连接电路包括第一接口、第二接口、第一数据SMA接口以及第二数据SMA接口，所述第一接口、第二接口通过PCIE SSD连接器与单端口或双端口PCIE SSD连接，所述第一数据SMA接口、第二数据SMA接口与测试工具连接。

4.根据权利要求2或3所述的同时用于单端口、双端口PCIE SSD信号的测试治具，其特征是，所述PCIE SSD为单端口时，包含四组数据信号PCIE DATA0、PCIE DATA1、PCIE DATA2、PCIE DATA3以及一路时钟信号Ref CLK0，所述数据信号PCIE DATA0、PCIE DATA1、PCIEDATA2、PCIE DATA3通过PCIE SSD连接器连接测试治具的第一接口,所述测试治具的第一接口与测试治具的第一数据信号SMA接口连接，所述时钟信号Ref CLK0通过PCIE SSD连接器连接时钟信号切换芯片的输入端，时钟信号切换芯片的输出端连接时钟信号SMA接口。

5.根据权利要求2或3所述的同时用于单端口、双端口PCIE SSD信号的测试治具，其特征是，所述PCIE SSD为双端口时，包含四组数据信号PCIE DATA0、PCIE DATA1、PCIE DATA2、PCIE DATA3，两路时钟信号Ref CLK0、Ref CLK1以及双端口SSD使能信号,所述数据信号PCIE DATA0、PCIE DATA1通过PCIE SSD连接器连接测试治具的第一接口，所述测试治具的第一接口连接测试治具的第一数据信号SMA接口，所述数据信号PCIE DATA2、PCIE DATA3通过PCIE SSD连接器连接测试治具的第二接口，所述测试治具的第二接口连接测试治具的第二数据信号SMA接口，所述时钟信号Ref CLK0、Ref CLK1通过PCIE SSD连接器连接时钟信号切换芯片的输入端，时钟信号切换芯片的输出端连接时钟信号SMA接口，通过按钮开关控制时钟信号Ref CLK0、Ref CLK1的切换输出，所述双端口SSD使能信号连接时钟信号切换芯片的控制端。

6.根据权利要求1-3任一所述的同时用于单端口、双端口PCIE SSD信号的测试治具，其特征是，所述PCIE SSD连接器满足SFF-8639规范要求。