CN208940093U - 模数转换器以及具有成像像素的行和列的图像传感器 - Google Patents

模数转换器以及具有成像像素的行和列的图像传感器 Download PDF

Info

Publication number
CN208940093U
CN208940093U CN201821187654.XU CN201821187654U CN208940093U CN 208940093 U CN208940093 U CN 208940093U CN 201821187654 U CN201821187654 U CN 201821187654U CN 208940093 U CN208940093 U CN 208940093U
Authority
CN
China
Prior art keywords
amplifier
input
switch
output
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821187654.XU
Other languages
English (en)
Inventor
T·格蒂斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN208940093U publication Critical patent/CN208940093U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本实用新型公开了模数转换器以及图像传感器。本实用新型涉及一种模数转换器，包括：数模转换器；和输入，所述输入被配置为接收来自放大器的输出，其中当所述放大器接收附加基准电压作为所述放大器的输入时，所述模数转换器使用来自所述放大器的所述输出作为所述数模转换器的基准电压。该模数转换器主要用于电子领域。

Description

模数转换器以及具有成像像素的行和列的图像传感器
技术领域
本实用新型整体涉及模数转换器，并且更具体地，涉及大规模并行模数转换器。大规模并行模数转换器可包括在图像传感器内。
背景技术
现代电子设备(诸如移动电话、相机和计算机)通常使用数字图像传感器。图像传感器(有时称为成像器)可由二维图像感测像素阵列形成。图像感测像素的阵列通常被布置成像素行和列。每个像素包括光敏层，该光敏层接收入射光子(光)并将光子转变为电荷。列感测电路通常耦接到每个像素列以便从图像像素读出图像信号。
常规图像传感器通常包括模数转换电路以将来自图像像素的模拟信号转换为数字信号。可包括放大器以在模数转换之前放大来自图像像素的模拟信号。放大器具有相关联的增益，该相关联的增益决定模拟信号相乘的量。然而，常规图像传感器可具有不确定或不一致的放大器增益，从而可导致模数转换不准确。
因此希望能够提供改进的模数转换器以便转换由放大器放大的信号。
实用新型内容
本实用新型的一个方面是提供模数转换器和图像传感器。
本实用新型涉及一种模数转换器，包括：数模转换器；和输入，所述输入被配置为接收来自放大器的输出，其中当所述放大器接收附加基准电压作为所述放大器的输入时，所述模数转换器使用来自所述放大器的所述输出作为所述数模转换器的基准电压。
优选地，当所述放大器接收与所述附加基准电压不同的第一电压作为所述放大器的所述输入时，所述模数转换器将来自所述放大器的所述输出转换为数字信号。
优选地，所述模数转换器还包括比较器；和处理电路，其中所述比较器具有第一输入和第二输入，其中所述第一输入被配置为接收来自所述放大器的所述输出，其中所述第二输入被配置为接收来自所述数模转换器的输出电压，其中所述处理电路包括逐次逼近型寄存器辑，其中所述比较器具有耦接到所述逐次逼近型寄存器逻辑的输出，其中所述数模转换器接收来自所述逐次逼近型寄存器逻辑的输入，并且其中所述数模转换器在基准电压输入处接收来自所述放大器的所述输出。
优选地，所述模数转换器还包括至少一个开关，所述至少一个开关被配置为将来自所述放大器的所述输出选择性地耦接到所述比较器的所述第一输入或所述数模转换器的所述基准电压输入。
本实用新型还涉及一种具有成像像素的行和列的图像传感器，所述图像传感器包括列线，所述列线耦接到一列成像像素；放大器，所述放大器包括输入和输出；基准电压输送线；至少第一开关，所述至少第一开关将所述列线或所述基准电压输送线选择性地耦接到所述放大器的所述输入；比较器；具有基准电压输入的数模转换器；和至少第二开关，所述至少第二开关将来自所述放大器的所述输出选择性地耦接到所述比较器或所述数模转换器的所述基准电压输入。
优选地，当所述至少第一开关将所述列线耦接到所述放大器的所述输入时，所述至少第二开关将来自所述放大器的所述输出耦接到所述比较器。
优选地，当所述至少第一开关将所述基准电压输送线耦接到所述放大器的所述输入时，所述至少第二开关将来自所述放大器的所述输出耦接到所述数模转换器的所述基准电压输入。
优选地，所述比较器具有第一输入和第二输入，其中所述至少第二开关将来自所述放大器的所述输出选择性地耦接到所述比较器的所述第一输入或所述数模转换器的所述基准电压输入，其中所述数模转换器具有输出电压，并且其中所述比较器的所述第二输入接收来自所述数模转换器的所述输出电压。
本实用新型还设计一种具有成像像素的行和列的图像传感器，所述图像传感器包括列线，所述列线耦接到一列成像像素；第一放大器，所述第一放大器包括输入和输出；基准电压输送线；至少第一开关，所述至少第一开关将所述列线或所述基准电压输送线选择性地耦接到所述第一放大器的所述输入；第一模数转换器，所述第一模数转换器包括第一比较器和第一数模转换器；存储电容器；第二模数转换器，所述第二模数转换器包括第二比较器和第二数模转换器；第二放大器，所述第二放大器插置在所述第一放大器与所述第二模数转换器之间；以及至少第二开关，所述至少第二开关将来自所述第一放大器的所述输出选择性地耦接到所述第一比较器、所述第一数模转换器、所述存储电容器或所述第二放大器的输入。
优选地，所述图像传感器还包括至少第三开关，所述至少第三开关将所述存储电容器选择性地耦接到所述第二放大器的所述输入；和至少第四开关，所述至少第四开关将所述第二放大器的输出选择性地耦接到所述第二比较器或所述第二数模转换器，其中所述至少第二开关被配置为在所述至少第一开关耦接到所述基准电压输送线时将来自所述第一放大器的所述输出耦接到所述存储电容器，并且其中所述至少第二开关被配置为在所述至少第一开关耦接到所述列线时将来自所述第一放大器的所述输出耦接到所述第二放大器的所述输入。
附图说明
图1是根据本实用新型实施方案的示例性电子设备的示意图。
图2是根据本实用新型实施方案的图像传感器中的示例性图像像素阵列的示意图。
图3是根据本实用新型实施方案的可包括在图像传感器中的示例性模数转换器(ADC)的示意图。
图4是根据本实用新型实施方案的示出示例性逐次逼近型寄存器模数转换器的操作的曲线图。
图5是根据本实用新型实施方案的可包括在图像传感器中的示例性模数转换器和放大器的示意图。
图6是根据本实用新型实施方案的减轻放大器增益不确定性的影响的示例性模数转换器和放大器的示意图。
图7是根据本实用新型实施方案的减轻放大器增益不确定性的影响的示例性模数转换器和放大器级的示意图。
具体实施方式
本实用新型的实施方案涉及图像传感器，并且更具体地，涉及图像传感器内的模数转换。本领域技术人员应该认识到，本实用新型的示例性实施方案可在缺少一些或所有这些具体细节的情况下实施。在其他情况下，为了避免不必要地模糊本实用新型的实施方案，未详细描述熟知的操作。
图1是根据本实用新型实施方案的示例性电子设备的示意图。如图1所示，成像系统10可以是便携式成像系统，诸如相机、汽车成像系统、移动电话、摄像机、视频监控系统或任何其他所需的捕获数字图像数据的成像设备。系统10可包括相机模块12，该相机模块12用于将入射光转换成数字图像数据。相机模块12可包括透镜阵列14和一个或多个对应的图像传感器16。一个或多个透镜14和一个或多个图像传感器16可安装在同一封装内，并且可向处理电路18提供图像数据。图像传感器16可包括一个或多个图像传感器，并且透镜阵列14可包括一个或多个对应透镜。
处理电路18可包括一个或多个集成电路(例如，图像处理电路、微处理器、存储装置如随机存取存储器和非易失性存储器，等等)，而且可采用与相机模块12分开和/或构成相机模块12的一部分的部件实施(例如，这些部件为电路，这种电路构成包括图像传感器阵列16的集成电路的一部分，或者构成相机模块12内与图像传感器阵列16相关的集成电路的一部分)。如果需要，可使用处理电路18进一步处理并且存储被相机模块12捕获和处理的图像数据。如果需要，已处理图像数据可使用耦接至处理电路18的有线和/或无线通信路径提供给外部设备(如，计算机或其他设备)。
一个或多个图像传感器16中的每个像素可通过为每个图像像素提供滤色器来接收给定颜色的光。用于图像传感器中的图像传感器像素的滤色器可以是例如红色滤色器、蓝色滤色器和绿色滤色器。还可以使用其他滤色器，诸如白色滤色器、双带IR截止滤色器(例如，允许透过可见光和LED灯发出的某个范围的红外光的滤色器)等等。
图2是图像传感器中的示例性图像像素阵列的示意图。如图2所示，图像传感器(例如，图1的图像传感器16)可包括具有多个像素201(本文有时称为图像像素201或图像传感器像素201)的像素阵列202以及耦接到图像像素阵列202的行控制电路204。行控制电路204可通过对应的行控制线 203向像素201提供像素控制信号(例如，行选择信号、像素复位信号、电荷转移信号等)以控制使用阵列202中的图像传感器像素对图像的捕获和读出。
图像传感器16可包括列控制和读出电路212以及控制和处理电路208，该控制和处理电路耦接到行控制电路204和列电路212。列控制电路212可经由多个列线211耦接到阵列202。例如，阵列202中的每列像素201可耦接到相应列线211。对应的模数转换器(ADC)214和列放大器216可插置在每个列线211上以便放大由阵列202捕获的模拟信号并且将所捕获的模拟信号转换为对应的数字像素数据。列控制和读出电路212可耦接到外部硬件，诸如处理电路。列控制和读出电路212可基于从控制和处理电路208接收到的信号来执行列读出。列控制和读出电路212可包括列ADC电路214和列放大器216。
放大器216可被配置为从像素阵列202接收模拟信号(例如，模拟复位或图像电平信号)并且放大模拟信号。模拟信号可包括来自单列像素或来自多列像素的数据，具体取决于应用。ADC 214可从放大器216接收放大的模拟信号，并且对模拟信号执行模数转换操作以生成数字数据。数字数据可传输到列控制和读出电路212以便处理和读出。
图3是可包括在图像传感器中的示例性模数转换器(ADC)(例如，图2 中的ADC214)的示意图。如结合图2所讨论，ADC 214可从像素阵列202 接收模拟信号。ADC 214可接收输入信号VIN。输入信号VIN可为来自像素阵列202中的一个或多个像素201的模拟信号(例如，通过列线211接收)。 ADC 214可用于将输入模拟信号VIN转换为数字像素数据。
ADC 214可为逐次逼近型寄存器(SAR)ADC。逐次逼近型寄存器ADC 使用二进制搜索算法，该二进制搜索算法使用数模转换器(DAC)302、比较器304和逐次逼近型寄存器(SAR)逻辑306实现。DAC 302可输出模拟信号 VDAC，比较器304将该模拟信号与像素信号VIN进行比较。由DAC 302输出的电压(VDAC)可以改变，从而允许与VIN的逐次比较。每次比较可进一步缩小VIN的可能值的范围，其中比较的次数决定转换的分辨率。DAC 302可接收基准电压作为输入(VREF)。来自DAC 302的输出电压可为VREF的已知函数。例如，VDAC可等于基准电压的一半、基准电压的四分之一、基准电压的四分之三等。DAC 302可从SAR逻辑306接收信号，这些信号决定DAC 302的输出。
比较器304可在第一输入处接收电压VIN，并且在第二输入处接收电压 VDAC。比较器可将电压VIN的幅值与电压VDAC的幅值进行比较。比较器304 的输出可为向SAR逻辑306提供的信号。该信号的值可指示哪个信号具有较高电压(例如，如果VIN大于VDAC，则可在逻辑高电平“1”处断言比较器输出，而如果VDAC大于VIN，则可在逻辑低电平“0”处提供比较器输出)。
图3中ADC 214被描述为逐次逼近型寄存器ADC的示例仅用于举例说明。一般来讲，ADC 214可为任何所需类型的ADC(例如，直接转换、跃升-比较、集成等)。图3中的SAR逻辑306有时可称为处理电路。处理电路306可跟踪比较器304的比较结果并且相应地调节DAC302的输出。处理电路306可最终输出模数转换的结果(即，VIN的数字表示)。DAC 302可为任何所需类型的数模转换器。例如，DAC 302可为电荷共享数模转换器。
图4是示出示例性逐次逼近型寄存器模数转换器的操作的曲线图。随着 VDAC收敛于VIN的值，VDAC被示出为随时间变化。在t0时，可由SAR逻辑 306将DAC 302的输出设定为VREF/2。在t0与t1之间，由比较器304将VDAC (其等于VREF/2)与VIN进行比较。在图4的示例中，VIN小于VREF/2。因此，可在逻辑低电平“0”处提供比较器输出，从而指示VDAC>VIN。SAR逻辑可将最高有效位(MSB)设定为0，作为该比较的结果。然后SAR逻辑继续分析下一位。在t1与t2之间，将VDAC设定为VREF/4(0与VREF/2之间的中间点)。在图4的示例中，VIN大于VREF/4。因此，可在逻辑高电平“1”处提供比较器输出，从而指示VIN>VDAC。SAR逻辑可将下一位设定为1，作为该比较的结果。然后SAR逻辑继续分析下一位。在t2与t3之间，将VDAC设定为 3VREF/8(VREF/2与VREF/4之间的中间点)。在图4的示例中，VIN小于3VREF/8。因此，可在逻辑低电平“0”处提供比较器输出，从而指示VDAC>VIN。SAR 逻辑可将下一位设定为0，作为该比较的结果。最后，在t3与t4之间分析最低有效位(LSB)。在t3与t4之间，将VDAC设定为5VREF/16(3VREF/8与VREF/4 之间的中间点)。在图4的示例中，VIN大于5VREF/16。因此，可在逻辑高电平“1”处提供比较器输出，从而指示VIN>VDAC。SAR逻辑可将最低有效位设定为1，作为该比较的结果。
图4示出了可如何使用逐次逼近来收敛于VIN的值。在图4的示例中，仅示出了四位的分辨率。然而，应当理解，可通过增加比较的次数来获得任何所需量的分辨率。执行的比较越多，VIN-值的可能范围就变得越小。例如，在图4中，VIN被确定为大于5VREF/16且小于3VREF/8。附加比较可更进一步缩小该范围。
另外，应当注意，VIN被确定为VREF的函数。换句话讲，向DAC 302 提供已知的电压基准。然后DAC产生输出电压VDAC。VDAC＝D×VREF，其中D是倍增系数(即，1/2、1/4、3/8、3/4等)。基准电压VREF是已知的。SAR 逻辑用于确定VDAC＝VIN时“D”的值。之后，SAR逻辑计算VIN＝D×VREF以确定VIN的值。
在一些实施方案中，如图2所示，可由放大器放大来自列线211的输出。图5是可包括在图像传感器中的示例性模数转换器和放大器的示意图。在由比较器304、数模转换器(DAC)302和逐次逼近型寄存器(SAR)逻辑306确定 VIN的值之前，放大器308(其可为例如图2中的放大器216)可放大来自列线211的输入信号VIN。放大器308的特征可在于增益A’。因此，放大器可接收输入信号VIN作为输入，并且输出该输入信号乘以A’。换句话讲，放大器308的输出为VIN×A’。
此前结合图3和图4讨论了如何将VIN确定为VREF的函数(即，VIN＝D ×VREF)。在图5的示例中，VIN已被放大，使得比较器304的第一输入此时为VIN×A’。因此，代表性方程此时为：VIN×A’＝D×VREF。求解VIN得出最终方程：VIN＝(D×VREF)/A’。SAR逻辑306使用比较器304的比较结果来确定“D”(如结合图3和图4所讨论)。电压基准VREF是已知的。理想情况下，放大器308的增益(A’)是已知的。如果是这种情况，可准确确定VIN。然而，实际上，可能难以以高精度获知放大器308的增益。准确地确定VIN取决于使用准确的增益值A’(这是由于VIN是A’的函数)。因此，增益值A’的差异可导致在将VIN转换为数字值时不准确。希望避免因放大器增益相关的不确定性而引起的VIN ADC转换的不确定性。
为了避免因放大器增益相关的不确定性而引起的VIN模数转换的不确定性，可使用图6所示类型的布置方式。图6是减轻放大器增益不确定性的影响的示例性模数转换器和放大器的示意图。
如图6所示，模数转换器可由比较器304、SAR逻辑306和DAC 302 形成(与结合图3至图5所讨论的类似)。在一些实施方案中，DAC 302可为电荷共享DAC。放大器308有时可放大来自列线211的输入信号VIN。放大器308的特征可在于增益A’。因此，放大器308可接收输入信号并且输出该输入信号乘以A’。可由开关314和316选择放大器308的输入。当开关 314闭合时，来自列线211的电压VIN可电连接到放大器输入。当开关316 闭合时，来自基准电压输送线的校正电压VX电连接到放大器输入。
可由开关310和312控制来自放大器308的输出。可通过闭合开关310 将放大器308的输出导向到比较器304。可通过闭合开关312将放大器308 的输出导向到数模转换器(DAC)302。具体地讲，开关312可将放大器308 的输出耦接到DAC 302中的基准电压输入。这样，放大器308的输出可用作 DAC 302的基准电压。
当放大器接收VIN作为输入时(即，当开关314闭合且开关316断开时)，放大器输出可导向到比较器304(通过闭合开关310)。这样，可向比较器 304的输入端子提供来自列线211的经放大的信号(VIN×A’)(与结合图5所述的类似)。当放大器接收VX作为输入时(即，当开关316闭合且开关314 断开时)，放大器输出可导向到DAC 302的基准电压输入(通过闭合开关312)。因此，按增益因数A’放大信号VX，并且所得的信号(VX×A’)用作数模转换器的基准电压。换句话讲，由放大器308放大DAC 302的基准电压。 DAC 302可对基准电压输入处的电压进行采样以存储基准电压。
让DAC 302的基准电压(VREF)由放大器308放大，消除了与放大器308 的增益相关联的错误。如此前所讨论，VIN被确定为VREF的函数(即，VIN＝ D×VREF)。在图6的示例中，VIN已被放大，因此比较器304的第一输入为 VIN×A’。所以，代表性方程为：VIN×A’＝D×VREF。求解VIN得出方程： VIN＝(D×VREF)/A’。然而，此时基准电压VREF等于VX×A’。替代VREF得出方程：VIN＝(D×VX×A’)/A’。重要的是，A’项从该方程消去，并且最终方程为：VIN＝D×VX。SAR逻辑306使用比较器304的比较结果来确定“D” (如结合图3和图4所讨论)。电压VX是已知的。因此，即使A’的值未知，也可准确确定VIN。电压VX可与像素中的每一列的模数转换器电路并行输送。这意味着图像传感器内的各ADC之间不会存在失配。
通过使用放大来自列线的输入像素电压的相同放大器来放大DAC 302 的基准电压，可准确确定来自列线的输入像素电压(VIN)，而不论放大器的增益如何。这消除了VIN模数转换的错误，无需耗时的放大器校准。
在一些实施方案中，可串联使用多个放大器和模数转换级。在这些情况下，仍可使用图6所示的技术消除由放大器增益不确定性所产生的错误。
图7是减轻放大器增益不确定性的影响的示例性模数转换器和放大器级的示意图。如图所示，第一级可包括与图6所示类似的布置方式的数模转换器(DAC)302-1、比较器304-1、SAR逻辑306-1和放大器308-1。第二级可包括与图6所示类似的布置方式的数模转换器(DAC)302-2、比较器304-2、 SAR逻辑306-2和放大器308-2。与图6类似，可控制图7中的开关314和 316以向放大器308-1提供VIN或VX。在图7中，可存在开关310和312以导向放大器的输出。图7中的开关310可将放大器输出耦接到端子330或端子332。当开关310耦接到端子330时，放大器输出可导向到第二放大器和转换级。当开关310耦接到端子332时，放大器输出耦接到比较器304-1。图7中的开关312可将放大器输出耦接到端子334或336。当开关312耦接到端子334时，放大器输出可导向到DAC 302-1的基准电压输入。当开关 312耦接到端子336时，放大器输出导向到第二放大器和转换级。
DAC 302-1的输出可耦接到开关338。开关338可将来自DAC 302-1的输出耦接到端子340或端子342。当开关338耦接到端子340时，来自DAC 302-1的输出可耦接到比较器304-1。当开关338耦接到端子342时，来自 DAC 302-1的输出可耦接到减法电路344。
第一级可以以与结合图6所讨论的类似方式操作。开关314可闭合，并且开关310可耦接到端子332。该布置方式使得来自列线211的输入电压(VIN) 乘以放大器增益A’。所得的信号(VIN×A’)提供给比较器304-1中的输入。开关338可耦接到端子340以将DAC输出耦接到比较器的第二输入。或者，开关316可闭合，并且开关312可耦接到端子334。该布置方式使得校正电压VX乘以放大器增益A’。所得的信号(VX×A’)提供给DAC 302-1，并且用作DAC 302-1的基准电压(VREF)。
为了确保第二级中的准确模数转换，需要在第二级中捕获与第一级中的第一放大器增益A’相关联的不确定性。为了做到这一点，开关316可闭合，开关312可耦接到端子336，并且开关318可闭合。因此，经放大的校正信号(VX×A’)存储在存储电容器324中。因此，当开关322闭合，开关328闭合，开关346耦接到端子348，并且开关352耦接到端子354时，来自电容器的信号(VX×A’)乘以放大器308-2的放大器增益A”。所得的信号(VX×A’×A”)提供给DAC 302-2，并且用作DAC 302-2的基准电压(VREF)。DAC 302-2 可对基准电压进行采样。然后，开关314可闭合，开关310可耦接到端子330，并且开关320可闭合。开关346可耦接到端子350，使得经放大的输入信号 (VIN×A’)导向到减法电路344。可在减法电路344处接收经放大的输入信号 (VIN×A’)以及来自DAC 302-1的输出(VDAC)。因此减法电路344的输出是经放大的输入信号(VIN×A’)与来自DAC 302-1的输出(VDAC)之间的差值。该差值可提供给放大器输入(即，通过将开关352耦接到端子356)。通过闭合开关326将所得的信号导向到比较器304-2。
该布置方式消除了与第二放大器308-2的增益(A”)相关联的不确定性。如此前所讨论，VIN(在这种情况下为放大器308-2的输出)被确定为VREF的函数(即，VIN＝D×VREF)。在图7的第二级中，VIN已由放大器308-1 和308-2两者放大，因此比较器304-2的第一输入为VIN×A’×A”。所以，代表性方程为：VIN×A’×A”＝D×VREF。求解VIN得出方程：VIN＝(D×VREF)/(A’×A”)。然而，通过让基准电压也由放大器308-1和308-2放大，使基准电压VREF等于VX×A’×A”。替代VREF得出方程：VIN＝(D×VX×A’× A”)/(A’×A”)。A’和A”项从该方程消去，并且最终方程为：VIN＝D×VX。 SAR逻辑306使用比较器304-2的比较结果来确定“D”(如结合图3和图 4所讨论)。电压VX是已知的。因此，即使A’和A”值的未知，也可准确确定VIN。电压Vx可等于VREF/A。第二放大器和转换级的电压可称为VY，并且可等于VREF/(A*B)，其中A为放大器308-1的预期增益，且B为放大器 308-2的预期增益。
在图7的示例中，仅示出了两个比较器和放大器级。然而，可使用超过两个比较器和放大器级。一般来讲，可使用任何所需数量的比较器和放大器级，同时仍考虑放大器增益的不确定性。
在图6和图7的实施方案中，来自列线211的输入电压(VIN)被描述为通过开关314耦接到放大器。应当理解，可在列线211与放大器之间包括附加居间电路。类似地，可在模数转换器和放大器级内的其他所需位置中包括任何所需的附加电路。
另外，图6和图7的实施方案示出了使用开关来控制放大器输入和输出的示例。应当理解，图6和图7的确切开关布置方式仅用于举例说明，并且如果需要，可使用其他布置方式。例如，在图6中，使用开关314和316选择VIN或VX作为放大器308的输入。然而，在替代实施方案中，可使用单个开关选择VIN或VX作为输入。类似地，可使用单个开关执行图6中的开关310和312的功能。作为另一个示例，在图7中，使用开关310和312将放大器输出耦接到端子330,332,334或336。然而，可使用任何所需数量(例如，一个、两个、三个或四个)开关将放大器输出耦接到端子330,332,334 或336。
在各种实施方案中，具有成像像素的行和列的图像传感器可包括列线，该列线耦接到一列成像像素；放大器，该放大器包括接收来自第一列线的第一电压或第二电压的输入；以及模数转换器，该模数转换器被配置为接收来自放大器的输出。当放大器接收第二电压作为输入时，模数转换器可使用来自放大器的输出作为基准电压。
当放大器接收第一电压作为输入时，模数转换器可将来自放大器的输出转换为数字信号。模数转换器可包括比较器、数模转换器和处理电路。比较器可具有第一输入和第二输入。第一输入可被配置为接收来自放大器的输出，并且第二输入可被配置为接收来自数模转换器的输出电压。比较器可具有耦接到处理电路的输出。数模转换器可接收来自处理电路的输入以及来自放大器的基准电压。图像传感器还可包括至少一个开关，所述至少一个开关被配置为将来自放大器的输出选择性地耦接到比较器的第一输入或数模转换器的基准电压输入。图像传感器还可包括至少一个开关，所述至少一个开关被配置为将放大器的输入选择性地耦接到提供第一电压的列线或提供第二电压的基准电压输送线。
在各种实施方案中，具有成像像素的行和列的图像传感器可包括列线，该列线耦接到一列成像像素；放大器，该放大器包括输入和输出；基准电压输送线；至少第一开关，所述至少第一开关将列线或基准电压输送线选择性地耦接到放大器的输入；比较器；具有基准电压输入的数模转换器；以及至少第二开关，所述至少第二开关将来自放大器的输出选择性地耦接到比较器或数模转换器的基准电压输入。
当所述至少第一开关将列线耦接到放大器的输入时，所述至少第二开关可将来自放大器的输出耦接到比较器。当所述至少第一开关将基准电压输送线耦接到放大器的输入时，所述至少第二开关可将来自放大器的输出耦接到数模转换器的基准电压输入。图像传感器还可包括接收来自比较器的输出的处理电路。处理电路可提供由数模转换器接收的输出。比较器可具有第一输入和第二输入，并且所述至少第二开关可将来自放大器的输出选择性地耦接到比较器的第一输入或数模转换器的基准电压输入。数模转换器可具有输出电压，并且比较器的第二输入可接收来自数模转换器的输出电压。
在各种实施方案中，具有成像像素的行和列的图像传感器可包括列线，该列线耦接到一列成像像素；第一放大器，该第一放大器包括输入和输出；基准电压输送线；至少第一开关，所述至少第一开关将列线或基准电压输送线选择性地耦接到第一放大器的输入；第一模数转换器，该第一模数转换器包括第一比较器和第一数模转换器；存储电容器；第二模数转换器，该第二模数转换器包括第二比较器和第二数模转换器；第二放大器，该第二放大器插置在第一放大器与第二模数转换器之间；以及至少第二开关，所述至少第二开关将来自第一放大器的输出选择性地耦接到第一比较器、第一数模转换器、存储电容器或第二放大器的输入。
图像传感器还可包括至少第三开关，所述至少第三开关将存储电容器选择性地耦接到第二放大器的输入。图像传感器还可包括至少第四开关，所述至少第四开关将第二放大器的输出选择性地耦接到第二比较器或第二数模转换器。所述至少第二开关可被配置为在所述至少第一开关耦接到基准电压输送线时将来自第一放大器的输出耦接到存储电容器。所述至少第二开关可被配置为在所述至少第一开关耦接到列线时将来自第一放大器的输出耦接到第二放大器的输入。
根据一个实施方案，模数转换器可包括数模转换器和输入，该输入被配置为接收来自放大器的输出。当放大器接收附加基准电压作为放大器的输入时，模数转换器可使用来自放大器的输出作为数模转换器的基准电压。
根据另一个实施方案，当放大器接收与附加基准电压不同的第一电压作为放大器的输入时，模数转换器可将来自放大器的输出转换为数字信号。
根据另一个实施方案，模数转换器还可包括比较器和处理电路。
根据另一个实施方案，比较器可具有第一输入和第二输入，第一输入可被配置为接收来自放大器的输出，并且第二输入可被配置为接收来自数模转换器的输出电压。
根据另一个实施方案，处理电路可包括逐次逼近型寄存器逻辑。
根据另一个实施方案，比较器可具有耦接到逐次逼近型寄存器逻辑的输出。
根据另一个实施方案，数模转换器可接收来自逐次逼近型寄存器逻辑的输入，并且数模转换器可在基准电压输入处接收来自放大器的输出。
根据另一个实施方案，模数转换器还可包括至少一个开关，所述至少一个开关被配置为将来自放大器的输出选择性地耦接到比较器的第一输入或数模转换器的基准电压输入。
根据一个实施方案，具有成像像素的行和列的图像传感器可包括列线，该列线耦接到一列成像像素；放大器，该放大器包括输入和输出；基准电压输送线；至少第一开关，所述至少第一开关将列线或基准电压输送线选择性地耦接到放大器的输入；比较器；具有基准电压输入的数模转换器；以及至少第二开关，所述至少第二开关将来自放大器的输出选择性地耦接到比较器或数模转换器的基准电压输入。
根据另一个实施方案，当所述至少第一开关将列线耦接到放大器的输入时，所述至少第二开关可将来自放大器的输出耦接到比较器。
根据另一个实施方案，当所述至少第一开关将基准电压输送线耦接到放大器的输入时，所述至少第二开关可将来自放大器的输出耦接到数模转换器的基准电压输入。
根据另一个实施方案，图像传感器还可包括接收来自比较器的输出的处理电路。
根据另一个实施方案，处理电路可提供由数模转换器接收的输出。
根据另一个实施方案，比较器可具有第一输入和第二输入，并且所述至少第二开关可将来自放大器的输出选择性地耦接到比较器的第一输入或数模转换器的基准电压输入。
根据另一个实施方案，数模转换器可具有输出电压，并且比较器的第二输入可接收来自数模转换器的输出电压。
根据一个实施方案，具有成像像素的行和列的图像传感器可包括列线，该列线耦接到一列成像像素；第一放大器，该第一放大器包括输入和输出；基准电压输送线；至少第一开关，所述至少第一开关将列线或基准电压输送线选择性地耦接到第一放大器的输入；第一模数转换器，该第一模数转换器包括第一比较器和第一数模转换器；存储电容器；第二模数转换器，该第二模数转换器包括第二比较器和第二数模转换器；第二放大器，该第二放大器插置在第一放大器与第二模数转换器之间；以及至少第二开关，所述至少第二开关将来自第一放大器的输出选择性地耦接到第一比较器、第一数模转换器、存储电容器或第二放大器的输入。
根据另一个实施方案，图像传感器还可包括至少第三开关，所述至少第三开关将存储电容器选择性地耦接到第二放大器的输入。
根据另一个实施方案，图像传感器还可包括至少第四开关，所述至少第四开关将第二放大器的输出选择性地耦接到第二比较器或第二数模转换器。
根据另一个实施方案，所述至少第二开关可被配置为在所述至少第一开关耦接到基准电压输送线时将来自第一放大器的输出耦接到存储电容器。
根据另一个实施方案，所述至少第二开关可被配置为在所述至少第一开关耦接到列线时将来自第一放大器的输出耦接到第二放大器的输入。
前述内容仅是对本实用新型原理的例示性说明，并且本领域技术人员可以进行多种修改。上述实施方案可单独实施或以任意组合方式实施。

Claims (8)

1.一种模数转换器，其特征是，包括：
比较器，包括第一输入和第二输入；
具有基准电压输入的数模转换器；和
至少一个开关，所述至少一个开关被配置来将放大器的输出选择性地耦接到所述比较器的所述第一输入或所述数模转换器的所述基准电压输入；
其中当所述放大器接收附加基准电压作为所述放大器的输入时，所述至少一个开关被配置为将所述放大器的所述输出耦接到所述数模转换器的所述基准电压输入，以使得所述模数转换器使用来自所述放大器的所述输出作为所述数模转换器的基准电压；
其中当所述放大器接收与所述附加基准电压不同的第一电压作为所述放大器的所述输入时，所述至少一个开关被配置为将来自所述放大器的所述输出耦接到所述比较器的所述第一输入，以使得所述模数转换器将来自所述放大器的所述输出转换为数字信号。
2.根据权利要求1所述的模数转换器，还包括：
处理电路，其中所述比较器的所述第一输入被配置为接收来自所述放大器的所述输出，其中所述比较器的所述第二输入被配置为接收来自所述数模转换器的输出电压，其中所述处理电路包括逐次逼近型寄存器逻辑，其中所述比较器具有耦接到所述逐次逼近型寄存器逻辑的输出，其中所述数模转换器接收来自所述逐次逼近型寄存器逻辑的输入，并且其中所述数模转换器在基准电压输入处接收来自所述放大器的所述输出。
3.一种具有成像像素的行和列的图像传感器，其特征是，所述图像传感器包括：
列线，所述列线耦接到一列成像像素；
放大器，所述放大器包括输入和输出；
基准电压输送线；
至少第一开关，所述至少第一开关将所述列线或所述基准电压输送线选择性地耦接到所述放大器的所述输入；
比较器；
具有基准电压输入的数模转换器；和
至少第二开关，所述至少第二开关将来自所述放大器的所述输出选择性地耦接到所述比较器或所述数模转换器的所述基准电压输入。
4.根据权利要求3所述的图像传感器，其中当所述至少第一开关将所述列线耦接到所述放大器的所述输入时，所述至少第二开关将来自所述放大器的所述输出耦接到所述比较器。
5.根据权利要求4所述的图像传感器，其中当所述至少第一开关将所述基准电压输送线耦接到所述放大器的所述输入时，所述至少第二开关将来自所述放大器的所述输出耦接到所述数模转换器的所述基准电压输入。
6.根据权利要求3所述的图像传感器，其中所述比较器具有第一输入和第二输入，其中所述至少第二开关将来自所述放大器的所述输出选择性地耦接到所述比较器的所述第一输入或所述数模转换器的所述基准电压输入，其中所述数模转换器具有输出电压，并且其中所述比较器的所述第二输入接收来自所述数模转换器的所述输出电压。
7.一种具有成像像素的行和列的图像传感器，其特征是，所述图像传感器包括：
列线，所述列线耦接到一列成像像素；
第一放大器，所述第一放大器包括输入和输出；
基准电压输送线；
至少第一开关，所述至少第一开关将所述列线或所述基准电压输送线选择性地耦接到所述第一放大器的所述输入；
第一模数转换器，所述第一模数转换器包括第一比较器和第一数模转换器；
存储电容器；
第二模数转换器，所述第二模数转换器包括第二比较器和第二数模转换器；
第二放大器，所述第二放大器插置在所述第一放大器与所述第二模数转换器之间；以及
至少第二开关，所述至少第二开关将来自所述第一放大器的所述输出选择性地耦接到所述第一比较器、所述第一数模转换器、所述存储电容器或所述第二放大器的输入。
8.根据权利要求7所述的图像传感器，还包括：
至少第三开关，所述至少第三开关将所述存储电容器选择性地耦接到所述第二放大器的所述输入；和
至少第四开关，所述至少第四开关将所述第二放大器的输出选择性地耦接到所述第二比较器或所述第二数模转换器，其中所述至少第二开关被配置为在所述至少第一开关耦接到所述基准电压输送线时将来自所述第一放大器的所述输出耦接到所述存储电容器，并且其中所述至少第二开关被配置为在所述至少第一开关耦接到所述列线时将来自所述第一放大器的所述输出耦接到所述第二放大器的所述输入。
CN201821187654.XU 2017-08-07 2018-07-26 模数转换器以及具有成像像素的行和列的图像传感器 Active CN208940093U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/670,474 US10298871B2 (en) 2017-08-07 2017-08-07 Imaging systems with analog-to-digital converters
US15/670,474 2017-08-07

Publications (1)

Publication Number Publication Date
CN208940093U true CN208940093U (zh) 2019-06-04

Family

ID=65230494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821187654.XU Active CN208940093U (zh) 2017-08-07 2018-07-26 模数转换器以及具有成像像素的行和列的图像传感器

Country Status (2)

Country Link
US (1) US10298871B2 (zh)
CN (1) CN208940093U (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10951848B2 (en) * 2018-06-04 2021-03-16 Apple, Inc. High speed, low power image sensor system
US10291251B1 (en) 2018-09-21 2019-05-14 Semiconductor Components Industries, Llc Imaging systems with sub-radix-2 charge sharing successive approximation register (SAR) analog-to-digital converters
CN114978172A (zh) * 2022-06-21 2022-08-30 西安芯海微电子科技有限公司 一种模数转换电路、控制方法、芯片及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120249851A1 (en) * 2011-03-28 2012-10-04 Aptina Imaging Corporation Eclipse detection using double reset sampling for column parallel adc
US9515672B2 (en) * 2013-10-28 2016-12-06 Texas Instruments Incorporated Analog-to-digital converter

Also Published As

Publication number Publication date
US10298871B2 (en) 2019-05-21
US20190045150A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
US8933385B2 (en) Hybrid analog-to-digital converter having multiple ADC modes
US9712772B2 (en) Image sensor and analog to digital converter and analog to digital converting method thereof
CN208940093U (zh) 模数转换器以及具有成像像素的行和列的图像传感器
JP5764466B2 (ja) 固体撮像装置
US20150189209A1 (en) Correlated double sampling circuit, analog to digital converter and image sensor including the same
CN101860690B (zh) 固体摄像器件、摄像装置、电子装置、ad转换器和ad转换方法
KR102324713B1 (ko) 이미지 센서의 램프 신호 생성기 및 이미지 센서
CN210157249U (zh) 图像传感器和数据转换器
KR20140024707A (ko) 이미지 센서 및 이를 포함하는 전자 기기
CN107079124A (zh) 信号处理装置、成像元件以及电子设备
US8149150B2 (en) Cyclic analog/digital converter
US20130250148A1 (en) Image capture device and signal compensating method of image capture device
US9258505B2 (en) Imaging apparatus, imaging system, method for driving imaging apparatus, and method for driving imaging system
JP2019106706A (ja) 位相差オートフォーカス画像センサ用のアナログ−デジタルコンバータ
CN112601035B (zh) 分级式模数转换器及分级式模数转换器图像感测系统
TW201832548A (zh) 逐一輸出不同感測像素單元之感測訊號電荷及重置訊號電荷之影像感測器及感測像素陣列
CN114427914B (zh) 一种红外读出电路及其控制方法
CN108538867B (zh) 影像感测器及感测像素阵列
CN108712620A (zh) 一种运动检测电路及运动检测方法
CN110262300B (zh) 图像传感器及操作图像传感器中的升压器电路的方法
CN207802163U (zh) 读出电路和成像系统
US20240022834A1 (en) Image sensor and signal converting method
KR20030008325A (ko) 듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서
US11140344B2 (en) Imaging systems with improved circuitry to provide boosted control signals
US8796606B2 (en) Image sensing device for fast signal processing

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant