CN208861268U - Fpga组件 - Google Patents
Fpga组件 Download PDFInfo
- Publication number
- CN208861268U CN208861268U CN201821600539.0U CN201821600539U CN208861268U CN 208861268 U CN208861268 U CN 208861268U CN 201821600539 U CN201821600539 U CN 201821600539U CN 208861268 U CN208861268 U CN 208861268U
- Authority
- CN
- China
- Prior art keywords
- ddr
- control unit
- hard disk
- solid state
- state hard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
Abstract
本实用新型公开了一种FPGA组件，所述FPGA组件包括：固态硬盘、DDR和控制单元；所述固态硬盘用于存储界面数据包；所述控制单元用于从所述固态硬盘获取所述界面数据包并写入所述DDR；所述控制单元还用于从所述DDR获取所述界面数据包并生成所述人机界面的显示帧。本实用新型的FPGA组件可用于实现界面显示，无需任何CPU、操作系统和软件支持，避免了黑客和病毒的入侵，安全性大大提高，且还具有电路简洁、无闲置电路、功耗低等优点。
Description
技术领域
本实用新型涉及电子技术领域，特别涉及一种可实现界面显示的FPGA(可编程门阵列)组件。
背景技术
目前，通常采用CPU处理器来实现终端显示系统的设计，整个系统设计中除了主处理器芯片外，还需要使用多款桥芯片，用以实现各种总线之间的数据接口及交换。由于这种系统架构并非为显示处理专门设计，因此，其中的很多资源是使用不到的，存在很多闲置电路。而由此带来的另一问题是，相应的软件系统，仍需要开发这部分闲置电路的驱动软件，以保证整个系统的稳定运行，这就导致整个系统的功耗和体积相应的增加。总的来说，采用这种设计方法，增加了许多额外的工作量。
另外，采用CPU处理器来实现终端显示系统的设计中，人机界面一般通过操作系统和应用软件等实现，然而有软件参与的系统，就会有多进程、多任务对系统资源的共享和竞争，必然会带来不确定性，而且软件容易受到黑客和病毒的入侵，对于核电站安全级仪控系统、银行等特别注重安全的应用场景，其安全性就难以得到保障。
实用新型内容
本实用新型要解决的技术问题是为了克服现有技术中采用CPU处理器来实现终端显示系统的设计中，一方面存在较多闲置电路，导致功耗较大，另一方面容易受到黑客和病毒的入侵，安全性较差的缺陷，提供一种FPGA组件。
本实用新型是通过下述技术方案来解决上述技术问题：
一种FPGA组件，所述FPGA组件包括：固态硬盘、DDR(双倍速率同步动态随机存储器)和控制单元；
所述控制单元与所述固态硬盘和所述DDR电连接；
所述固态硬盘用于存储界面数据包；
所述控制单元用于从所述固态硬盘获取所述界面数据包并写入所述DDR；
所述控制单元还用于从所述DDR获取所述界面数据包并组成人机界面的显示帧。
较佳地，所述固态硬盘还用于存储配置数据包；
所述DDR还用于存储外设设备发送的文本数据；
所述控制单元还用于获取所述文本数据和/或所述配置数据包并结合所述界面数据包组成所述人机界面的显示帧。
较佳地，所述DDR还用于存储外接设备发送的操作指令；
所述控制单元还用于从所述DDR获取所述操作指令并更新所述显示帧。
较佳地，所述FPGA组件还包括：组解包逻辑单元；
所述组解包逻辑单元与所述固态硬盘电连接。
较佳地，所述控制单元的数量为多个，多个控制单元通过SerDes接口通信连接；
较佳地，所述FPGA组件还包括电源单元，所述电源单元与所述固态硬盘、所述控制单元和所述DDR电连接。
较佳地，所述FPGA组件还包括金属外壳；
所述固态硬盘、所述DDR、所述控制单元和所述电源单元均设于所述金属外壳中。
本实用新型的积极进步效果在于：本实用新型的FPGA组件可用于实现界面显示，无需任何CPU、操作系统和软件支持，避免了黑客和病毒的入侵，安全性大大提高，且还具有电路简洁、无闲置电路、功耗低等优点。
附图说明
图1为本实用新型一较佳实施例的FPGA组件的结构示意图。
图2为图1中的电源单元的上电次序示意图。
具体实施方式
下面举个较佳实施例，并结合附图来更清楚完整地说明本实用新型。
实施例1
本实施例提供一种FPGA组件，该FPGA可用于实现界面显示系统，如图1所示，本实施例的FPGA组件包括：固态硬盘1、DDR2、控制单元3、电源单元4和加固型全密闭的金属外壳(图中未示出)。控制单元3与固态硬盘1和DDR2电连接。固态硬盘1、DDR2、控制单元3和电源单元4均设于金属外壳中。金属外壳的材质可采用铝材，依靠金属传导实现散热，因此无需设计风扇。
本实施例中，控制单元具体可选择XC7K325T实现，其中集成有模拟GTP(吉比特收发器)收发器电路，支持各类标准IO接口，不需要外部加入额外的电路。由于需要支持高清显示，并且保证画面跳转的流畅性，需要较高的数据带宽，故可选择64位数据宽度的DDR(如Micron公司的MT8KTF51264HZ-1G9)，USB(3.0)、SATA(3.0)和千兆以太网。为了支持几千幅画面的需求，并且硬盘要有足够长的读写寿命，可选择mSATA固态硬盘。
固态硬盘1用于存储界面数据包。该界面数据包可以是用户采用QT(一种图形用户界面应用程序开发框架)框架设计并导入FPGA组件的，该界面数据包的格式能够被FPGA解析。
其中，该界面数据包用于生成人机界面的背景数据、控件的像素数据和鼠标的图标数据。每个界面数据包具有标识，一个界面数据包可生成一个人机界面。背景数据包括界面的背景色、尺寸等参数。像素数据包括以下参数中的至少一种：控件类型、控件尺寸、控件位置、控件的访问链接；访问链接表征控件与界面数据包的对应关系，系统运行时，利用该对应关系可实现界面跳转。控件类型例如按钮、文本框、编辑框、图表和弹出窗口等。
用户在设计人机界面时，还可设计界面的配置数据，并将配置数据组成能够被FPGA解析的配置数据包后，存储至固态硬盘中。配置数据包包括界面显示的字体大小、颜色等参数，用以生成个性化人机界面。
当使用FPGA组件实现界面显示时，控制单元3则从固态硬盘1读取界面数据包，在有配置数据包时还一并读取配置数据包，一起写入DDR2，然后从DDR2读取界面数据包、配置数据包组成人机界面的显示帧，并将组好的显示帧定时发送给显示器进行显示。其中，配置数据包可常驻在DDR中，从而因界面跳转需要重新生成界面时，则无需从固态硬盘重新获取配置数据包。
本实施例中，FPGA组件是专门设计用于实现界面显示的，无闲置电路，功耗较低，且无需操作系统和软件支持，不易受到黑客和病毒攻击，可提高显示系统的安全性。FPGA组件的电路架构较简单，极大地降低了硬件的维护和升级成本。
本实施例中，DDR2还用于存储外设设备发送的文本数据。具体的，FPGA组件还包括串口，FPGA组件通过串口接收外设设备发送的文本数据，并将该文本数据实时写入DDR。其中，外设设备例如可以是湿度仪、温度仪和时钟等，文本数据包括湿度、温度和时间等参数。控制单元则根据文本数据、界面数据包和配置数据包生成人机界面的显示帧，并将组好的显示帧定时发送给显示器进行显示。
本实施例中，控制单元3还用于在判断文本数据变更时，根据变更后的文本数据重新组成显示帧，并将重新组成的显示帧发送至显示模块进行显示，实现界面刷新。具体的，采用乒乓结构实行组帧。当显示内容需要改变时，在另外一块DDR空间组帧，当前的帧定时刷新。新的显示帧的数据生成后，显示数据的地址切换到当前DDR空间读取数据，实现界面跳转刷新。
本实施例中，FPGA组件还包括PS/2(一种接口)接口，用于连接外接设备，外接设备例如键盘、鼠标。控制单元通过PS/2接口接收外接设备发送的操作指令并写入DDR，控制单元还用于根据DDR中的操作指令更新显示帧，具体的：
当操作指令为写指令时，也即用户通过键盘在界面上写数据时，控制单元则根据写入的数据重新组成显示帧，并发送至显示模块进行显示，实现界面更新。
当操作指令为跳转指令时，也即用户通过键盘或鼠标触发界面上的控件，实现界面跳转，控制单元则根据目标控件的访问链接从固态硬盘件将对应的界面数据包写入DDR，并重新组成显示帧以更新显示帧；跳转指令包括目标控件，目标控件也即界面中用户通过键盘或鼠标进行触控操作的控件。
当操作指令为图标数据更改指令时，也即用户移动鼠标，使得界面中的鼠标图标位置发生变化，此时不需要生成新的显示帧，控制单元只需根据鼠标的位置信息修改显示帧；其中，图标数据更改指令包括位置信息。
本实施例中，FPGA组件还包括：组解包逻辑单元5。组解包逻辑单元5用于对FPGA组件接收的界面数据包进行解包，并判断界面数据包的丢包数和/或错包数是否在各自的阈值范围内；若判断为是，说明界面数据包正常，则将解包后的界面数据包重新组包并发送至固态硬盘存储，供系统运行时生成人机界面；若判断为否，说明界面数据包存在错包、丢包现象，则组解包逻辑单元向外发送重发指令至QT，要求QT重发数据包。
电源单元4，包括上电时序控制电路，依次给FPGA的控制单元、DDR和固态硬盘等外围电路供电。因FPGA控制单元和外围电路供电电压和时序不同，混乱的上电时序将导致整个系统无法完成初始化进入正常工作状态，甚至会由于电流倒灌而引起器件损坏，具体的上电次序参见图2，下电次序则相反。
本实施例中，用户可根据实际需求设置多个控制单元，多个控制单元通过SerDes接口通信连接，实现硬件功能的裁剪或扩容，极大地提高了系统设计的灵活性，缩短了硬件开发周期和成本。
虽然以上描述了本实用新型的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本实用新型的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本实用新型的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本实用新型的保护范围。
Claims (7)
1.一种FPGA组件，其特征在于，所述FPGA组件包括：固态硬盘、DDR和控制单元；
所述控制单元与所述固态硬盘和所述DDR电连接；
所述固态硬盘用于存储界面数据包；
所述控制单元用于从所述固态硬盘获取所述界面数据包并写入所述DDR；
所述控制单元还用于从所述DDR获取所述界面数据包并组成人机界面的显示帧。
2.如权利要求1所述的FPGA组件，其特征在于，所述固态硬盘还用于存储配置数据包；
所述DDR还用于存储外设设备发送的文本数据；
所述控制单元还用于获取所述配置数据包和/或所述文本数据并组成所述人机界面的显示帧。
3.如权利要求1所述的FPGA组件，其特征在于，所述DDR还用于存储外接设备发送的操作指令；
所述控制单元还用于从所述DDR获取所述操作指令并更新所述显示帧。
4.如权利要求1所述的FPGA组件，其特征在于，所述FPGA组件还包括：组解包逻辑单元；
所述组解包逻辑单元与所述固态硬盘电连接。
5.如权利要求1-4中任意一项所述的FPGA组件，其特征在于，所述控制单元的数量为多个，多个控制单元通过SerDes接口通信连接。
6.如权利要求5所述的FPGA组件，其特征在于，所述FPGA组件还包括电源单元，所述电源单元与所述固态硬盘、所述控制单元和所述DDR电连接。
7.如权利要求6所述的FPGA组件，其特征在于，所述FPGA组件还包括金属外壳；
所述固态硬盘、所述DDR、所述控制单元和所述电源单元均设于所述金属外壳中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821600539.0U CN208861268U (zh) | 2018-09-29 | 2018-09-29 | Fpga组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821600539.0U CN208861268U (zh) | 2018-09-29 | 2018-09-29 | Fpga组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208861268U true CN208861268U (zh) | 2019-05-14 |
Family
ID=66419812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821600539.0U Active CN208861268U (zh) | 2018-09-29 | 2018-09-29 | Fpga组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208861268U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110502199A (zh) * | 2018-09-29 | 2019-11-26 | 国核自仪系统工程有限公司 | Fpga组件 |
-
2018
- 2018-09-29 CN CN201821600539.0U patent/CN208861268U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110502199A (zh) * | 2018-09-29 | 2019-11-26 | 国核自仪系统工程有限公司 | Fpga组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102616458B1 (ko) | 비 휘발성 메모리 익스프레스(NVMe) 제어기의 상이한 네트워크 어드레스들 상의 개별 NVMe IO(INPUT/OUTPUT) 큐들을 가능하게 하는 방법 및 장치 | |
| KR102380670B1 (ko) | 메모리 제어기에서의 세분화된 대역폭 프로비저닝 | |
| CN101981548B (zh) | 借助细粒度的预充电管理来提高存储器吞吐量 | |
| US9229747B2 (en) | Memory compatibility system and method | |
| JP2020166832A (ja) | ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御 | |
| CN102292715B (zh) | 存储器装置功率管理器及其方法 | |
| JP2020166832A5 (zh) | ||
| WO2014085268A1 (en) | Apparatus, method and system for memory device access with a multi-cycle command | |
| KR101720890B1 (ko) | 메모리에 대한 기준 전압들을 결정하는 장치, 방법 및 시스템 | |
| WO2011011295A2 (en) | Reducing a rate of data transfer to at least a portion of memory | |
| KR20080047998A (ko) | 장치, 장치를 전력 절감 모드로 스위칭하는 방법, 메모리시스템, 메모리 모듈 및 컴퓨터 판독가능한 기록 매체 | |
| KR101742628B1 (ko) | 커맨드/어드레스 버스를 통해 통신들을 교환하기 위한 방법, 장치 및 시스템 | |
| US20220121398A1 (en) | Perfect row hammer tracking with multiple count increments | |
| CN105247498B (zh) | 通用的基于主机的控制器延迟方法和装置 | |
| CN106610789B (zh) | 一种数据处理方法、装置及系统 | |
| CN115359821A (zh) | 用于存储器芯片行锤威胁背压信号和主机侧响应的方法和装置 | |
| US9704544B2 (en) | Method, apparatus and system to manage implicit pre-charge command signaling | |
| CN117278890A (zh) | 光模块访问方法、装置、系统、电子设备及可读存储介质 | |
| CN208861268U (zh) | Fpga组件 | |
| CN102566655B (zh) | 片外存储器的总线动态调频方法及其系统 | |
| CN111176926A (zh) | 一种基于双口sram的ip核仿真系统及仿真方法 | |
| KR20170041615A (ko) | 딜레이 가변 소자를 포함하는 메모리 모듈 및 그것의 딜레이 설정 방법 | |
| CN104025198B (zh) | 相变存储器与开关（pcms）写错误检测 | |
| US20150378946A1 (en) | High throughput register file memory | |
| CN110502199A (zh) | Fpga组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |