CN208637413U - 一种功率半导体模块衬底及功率半导体模块 - Google Patents

一种功率半导体模块衬底及功率半导体模块 Download PDF

Info

Publication number
CN208637413U
CN208637413U CN201820870902.4U CN201820870902U CN208637413U CN 208637413 U CN208637413 U CN 208637413U CN 201820870902 U CN201820870902 U CN 201820870902U CN 208637413 U CN208637413 U CN 208637413U
Authority
CN
China
Prior art keywords
metal coating
power
assistant
semiconductor modular
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820870902.4U
Other languages
English (en)
Inventor
安冰翀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhen Cheng Drive Technology (shanghai) Co Ltd
Original Assignee
Zhen Cheng Drive Technology (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Cheng Drive Technology (shanghai) Co Ltd filed Critical Zhen Cheng Drive Technology (shanghai) Co Ltd
Priority to CN201820870902.4U priority Critical patent/CN208637413U/zh
Application granted granted Critical
Publication of CN208637413U publication Critical patent/CN208637413U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Power Conversion In General (AREA)

Abstract

本实用新型公开了一种功率半导体模块衬底及功率半导体模块。本实用新型的功率半导体模块衬底，包括第一桥臂单元，第一桥臂单元包括第一功率金属敷层、第二功率金属敷层、第一辅助金属敷层和第二辅助金属敷层；第一功率金属敷层靠近第二功率金属敷层的一侧沿第一方向对称设有第一镂空结构和第二镂空结构，第一辅助金属敷层和第二辅助金属敷层分别设置于第一镂空结构和第二镂空结构内。本实用新型的功率半导体模块衬底及功率半导体模块，能够使功率半导体模块衬底紧凑布局，并且降低功率开关的各个芯片之间的热耦合程度、均衡功率开关的各个芯片之间的杂散参数。

Description

一种功率半导体模块衬底及功率半导体模块
技术领域
本实用新型涉及半导体技术领域，尤其涉及一种功率半导体模块衬底及功率半导体模块。
背景技术
单个功率半导体芯片的通流能力有限，为扩展功率半导体模块的功率处理能力，大容量的功率半导体模块内部通常采用多芯片并联的方式组成桥臂开关。在每个桥臂开关中，为实现电流的双向流动或降低损耗，并联的芯片通常采用可由控制电极控制其开关状态的晶体管芯片和具有单向导通能力的二极管芯片，其中，晶体管芯片和二极管芯片在其功率电极并联。
对于具有控制端的晶体管芯片，具有2芯片门级的功率半导体模块内部的芯片驱动电路的模型如图1-2所示。其中，图1为上桥臂单元的布置方式，图2为下桥臂单元的布置方式。
功率半导体模块衬底具有第一功率金属敷层110、第二功率金属敷层120和第三金属敷层130，晶体管芯片121和二极管芯片122设置于第二功率金属敷层120上。第一辅助金属敷层140设置于第一功率金属敷层110和第二功率金属敷层120之间，第二功率金属敷层120中部设有镂空结构，第二辅助金属敷层150和第三辅助金属敷层160设置于镂空结构上。为了实现紧凑布局，将第一栅极信号端子111布置于第一辅助金属敷层140的一角，将第二栅极信号端子121布置于第二辅助金属敷层150上。为了减小同类芯片间的热耦合程度，将晶体管芯片130和二极管芯片140沿如图1和图2由左至右的方向交错排列于第二功率金属敷层120上。
但是，这种布局方式中，第二辅助金属敷层150和第三辅助金属敷层160会将第二功率金属敷层120分割，导致电流分布的不均，从而影响半导体芯片的均流程度，使晶体管芯片130的热耦合程度大、杂散参数不一致。此外，由于第一栅极信号端子111和第二栅极信号端子121之间的距离较小，因此，功率半导体模块衬底需要进行足够的绝缘设置，不利于功率半导体模块衬底的紧凑设计。
因此，针对现有的功率半导体模块的晶体管芯片的热耦合程度大、杂散参数不一致，以及功率半导体模块衬底的布局不紧凑的问题，需要提供一种结构布局紧凑、具有低热耦合程度并且能够均衡晶体管芯片的杂散参数的功率半导体模块衬底及功率半导体模块。
实用新型内容
为解决上述问题，本实用新型提供一种功率半导体模块衬底及功率半导体模块，能够使功率半导体模块衬底紧凑布局，并且降低功率开关的各个芯片之间的热耦合程度、均衡功率开关的各个芯片之间的杂散参数，提高功率半导体模块的可靠性和输出功率。
为实现上述目的，本实用新型提供了一种功率半导体模块衬底，包括第一桥臂单元，第一桥臂单元包括第一功率金属敷层、第二功率金属敷层、第一辅助金属敷层和第二辅助金属敷层；第一功率金属敷层靠近第二功率金属敷层的一侧沿第一方向对称设有第一镂空结构和第二镂空结构，第一辅助金属敷层和第二辅助金属敷层分别设置于第一镂空结构和第二镂空结构内；第二功率金属敷层设有第一功率开关，第一功率金属敷层通过第一功率开关与第二功率金属敷层导电连接；第一辅助金属敷层和第二辅助金属敷层分别与第一功率金属敷层和第二功率金属敷层绝缘设置，并且与第一功率开关信号连接；其中，第一功率开关包括沿第一方向排列的第一开关组和第二开关组，第一开关组和第二开关组分别包括沿第一方向排列的晶体管芯片和二极管芯片。
进一步地，还包括第二桥臂单元，第二桥臂单元包括第三功率金属敷层、第四功率金属敷层、第三辅助金属敷层和第四辅助金属敷层；第四功率金属敷层靠近第三功率金属敷层的一侧设有第三镂空结构，第四功率金属敷层远离第三功率金属敷层的一角设有第四镂空结构，第三辅助金属敷层设置于第三镂空结构内，第四辅助金属敷层设置于第四镂空结构内；第三功率金属敷层设有第二功率开关，第三功率金属敷层通过第二功率开关分别与第二功率金属敷层、第四功率金属敷层导电连接；第三辅助金属敷层分别与第三功率金属敷层、第四功率金属敷层绝缘设置，并且与第二功率开关信号连接；第四辅助金属敷层与第四功率金属敷层绝缘设置，并且与第三辅助金属敷层导电连接；其中，第二功率开关包括沿第一方向排列的第三开关组和第四开关组，第三开关组和第四开关组分别包括沿第一方向排列的二极管芯片和晶体管芯片。
进一步地，晶体管芯片和二极管芯片分别设有功率电极，晶体管芯片和二极管芯片通过功率电极与功率金属敷层导电连接。
进一步地，晶体管芯片设有控制电极，晶体管芯片的控制电极分别设置于晶体管芯片靠近第一功率金属敷层的一侧，第一辅助金属敷层通过晶体管芯片的控制电极与第一开关组信号连接，第二辅助金属敷层通过晶体管芯片的控制电极与第二开关组信号连接。
进一步地，第一辅助金属敷层上设有第一栅极信号端子，第二辅助金属敷层上设有第二栅极信号端子，第一栅极信号端子与第二栅极信号端子对称设置。
进一步地，第一功率金属敷层上设有第一发射极信号端子，第一发射极信号端子位于第一栅极信号端子与第二栅极信号端子之间。
进一步地，晶体管芯片设有控制电极，晶体管芯片的控制电极分别设置于晶体管芯片靠近第四功率金属敷层的一侧，第三辅助金属敷层通过晶体管芯片的控制电极与第三开关组和第四开关组信号连接。
进一步地，第四辅助金属敷层上设有第三栅极信号端子。
进一步地，第四功率金属敷层上与第三栅极信号端子对应的位置设有第二发射极信号端子。
本实用新型还提供了一种功率半导体模块，包括上述的功率半导体模块衬底。
本实用新型的功率半导体模块衬底及功率半导体模块，其第一辅助金属敷层和第二辅助金属敷层设置于第一功率金属敷层和第二功率金属敷层之间，因此，使得功率半导体模块衬底的布局紧凑合理，并且不会将用于安装半导体芯片的第二功率金属敷层分割，保证了电流分布的均匀，能够有效均衡开关过程中各个半导体芯片的功率电流，降低半导体芯片之间的热耦合程度，均衡半导体芯片之间的杂散参数，从而降低功率半导体模块在高速开关时的误触发风险，提高功率半导体模块运行可靠性，并且提高功率半导体模块的输出功率。
附图说明
图1为现有技术功率半导体模块衬底的上桥臂单元的结构示意图；
图2为现有技术功率半导体模块衬底的下桥臂单元的结构示意图；
图3为本实用新型功率半导体模块衬底的结构示意图
具体实施方式
下面，结合附图，对本实用新型的结构以及工作原理等作进一步的说明。
如图3所示，本实用新型实施例提供了一种功率半导体模块衬底，包括第一桥臂单元和第二桥臂单元，第一桥臂单元和第二桥臂单元沿第二方向设置(第二方向为图3中由下之上的方向)。其中，第一桥臂单元包括第一功率金属敷层210、第二功率金属敷层220、第一辅助金属敷层230和第二辅助金属敷层240。第一功率金属敷层210和第二功率金属敷层220沿第二方向依次设置。第一功率金属敷层210靠近第二功率金属敷层220的一侧沿第一方向对称设有第一镂空结构和第二镂空结构，第一辅助金属敷层230和第二辅助金属敷层240分别设置于第一镂空结构和第二镂空结构内。第一辅助金属敷层230和第二辅助金属敷层240分别与第一功率金属敷层210和第二功率金属敷层 220绝缘设置。第二桥臂单元包括第三功率金属敷层250、第四功率金属敷层260、第三辅助金属敷层270和第四辅助金属敷层280。第三功率金属敷层250和第四功率金属敷层260沿第二方向依次设置。第四功率金属敷层260靠近第三功率金属敷层250的一侧设有第三镂空结构，第四功率金属敷层260远离第三功率金属敷层250的一角设有第四镂空结构，第三辅助金属敷层270设置于第三镂空结构内，第四辅助金属敷层280设置于第四镂空结构内。第三辅助金属敷层270分别与第三功率金属敷层250、第四功率金属敷层260绝缘设置，第四辅助金属敷层280与第四功率金属敷层260绝缘设置。第一功率金属敷层210和第三功率金属敷层250上分别设有功率电流的输入端子211,255，第四功率金属敷层260上设有功率电流的输出端子261。
如图3所示，在本实用新型实施例中，第二功率金属敷层220设有第一功率开关，第一功率金属敷层210通过第一功率开关与第二功率金属敷层220导电连接；第一辅助金属敷层230和第二辅助金属敷层240分别与第一功率开关信号连接，用于控制第一功率开关的工作状态，即控制第一功率开关处于工作模式还是处于非工作模式。
具体地，第一功率开关包括沿所述第一方向排列的(第一方向为图3中由右至左的方向)第一开关组和第二开关组，第一开关组和第二开关组分别包括沿第一方向排列的晶体管芯片和二极管芯片，即在第二功率金属敷层220上沿第一方向分别设置有第一开关组的晶体管芯片221、第一开关组的二极管芯片222、第二开关组的晶体管芯片223 和第二开关组的二极管芯片224。
如图3所示，在本实用新型实施例中，第三功率金属敷层250设有第二功率开关，第三功率金属敷层250通过第二功率开关分别与第二功率金属敷层220、第四功率金属敷层260导电连接；第四辅助金属敷层280与第三辅助金属敷层270导电连接，第三辅助金属敷层270 与第二功率开关信号连接，用于控制第二功率开关的工作状态，即控制第二功率开关处于工作模式还是处于非工作模式。
具体地，第二功率开关包括沿所述第一方向排列的第三开关组和第四开关组，第三开关组和第四开关组分别包括沿第一方向排列的二极管芯片和晶体管芯片，即在第三功率金属敷层250上沿第一方向分别设置有第三开关组的二极管芯片251、第三开关组的晶体管芯片252、第四开关组的二极管芯片253和第四开关组的晶体管芯片254。
由于单个桥臂单元的功率开关在一般工作模式下，每组开关组内的晶体管芯片221,223,252,254和与其连接的二极管芯片222,224,251, 253不会同时导通电流，每组开关组内的晶体管芯片221,223,252,254 与二极管芯片222,224,251,253不会同时产生热量。因此，这种排列结构可以在增加每个功率开关的各个晶体管芯片221,223,252,254之间和各个二极管芯片222,224,251,253之间的间距的同时，减小各个晶体管芯片221,223,252,254之间和各个二极管芯片222,224,251,253之间的热耦合程度，均衡各个芯片的温度，提高功率半导体模块的功率密度和运行可靠性，从而降低功率半导体模块在高速开关时的误触发风险。
在本实用新型实施例中，晶体管芯片221,223,252,254和二极管芯片222,224,251,253的上表面沿第二方向分别设有两组功率电极，晶体管芯片221,223,252,254和二极管芯片222,224,251,253分别通过功率电极和与该功率电极相邻的功率金属敷层导电连接。具体地，晶体管芯片221,223,252,254和二极管芯片222,224,251,253的功率电极与功率金属敷层分别通过连接装置291连接。其中，连接装置291可以为绑定线。此时，第一功率金属敷层210形成第一功率电势区，第二功率金属敷层220形成第二功率电势区，第三功率金属敷层250形成第三功率电势区，第四功率金属敷层260形成第四功率电势区，各辅助金属敷层分别形成辅助电势区。
在本实用新型实施例中，晶体管芯片221,223,252,254分别设有控制电极292，如图3-5所示，第一辅助金属敷层230通过晶体管芯片221 的控制电极292与第一开关组信号连接，第二辅助金属敷层240通过晶体管芯片223的控制电极292与第二开关组信号连接，第三辅助金属敷层270通过晶体管芯片252,254的控制电极292与第三开关组和第四开关组信号连接。具体地，第一辅助金属敷层230与第一开关组的晶体管芯片221的控制电极292可以通过连接装置291连接，第二辅助金属敷层240与第二开关组的晶体管芯片223的控制电极292可以通过连接装置291连接，第三辅助金属敷层270与第三开关组和第四开关组的晶体管芯片252,254的控制电极292可以通过连接装置291连接。连接装置291可以为绑定线。为了能够使绑定线的长度尽量短，以降低杂散参数，晶体管芯片的控制电极292与第一辅助金属敷层230、第二辅助金属敷层240和第三辅助金属敷层270连接的绑定线应尽量沿第二方向设置。此时，第一开关组和第二开关组的晶体管芯片221,223 的控制电极292分别设置于晶体管芯片221,223靠近第一功率金属敷层 210的一侧，第三开关组的和第四开关租的晶体管芯252,254片的控制电极292分别设置于晶体管芯片252,254靠近第四功率金属敷层260的一侧。
第一辅助金属敷层230上设有第一栅极信号端子231，第二辅助金属敷层240上设有第二栅极信号端子241，第一栅极信号端子231与第二栅极信号端子241对称设置。第四辅助金属敷层280上设有第三栅极信号端子281。第一功率金属敷层210上设有第一发射极信号端子 212，第一发射极信号端子212位于第一栅极信号端子231与第二栅极信号端子241之间。第四功率金属敷层260上与第三栅极信号端子281 对应的位置设有第二发射极信号端子262。因此，能够增加了第三栅极信号端子281与第一栅极信号端子231、第二栅极信号端子241之间的距离，方便功率半导体模块衬底的布局，使功率半导体模块衬底布局紧凑合理。同时，第一辅助金属敷层230采用两个栅极信号端子，能够均衡晶体管芯片的控制回路的路径及杂散参数。
本实用新型另一实施例还提供了一种功率半导体模块，包括本实用新型实施例的功率半导体模块衬底。
以上，仅为本实用新型的示意性描述，本领域技术人员应该知道，在不偏离本实用新型的工作原理的基础上，可以对本实用新型作出多种改进，这均属于本实用新型的保护范围。

Claims (10)

1.一种功率半导体模块衬底，其特征在于，包括第一桥臂单元，所述第一桥臂单元包括第一功率金属敷层、第二功率金属敷层、第一辅助金属敷层和第二辅助金属敷层；所述第一功率金属敷层靠近所述第二功率金属敷层的一侧沿第一方向对称设有第一镂空结构和第二镂空结构，所述第一辅助金属敷层和所述第二辅助金属敷层分别设置于所述第一镂空结构和所述第二镂空结构内；所述第二功率金属敷层设有第一功率开关，所述第一功率金属敷层通过所述第一功率开关与所述第二功率金属敷层导电连接；所述第一辅助金属敷层和所述第二辅助金属敷层分别与所述第一功率金属敷层和所述第二功率金属敷层绝缘设置，并且与所述第一功率开关信号连接；其中，所述第一功率开关包括沿所述第一方向排列的第一开关组和第二开关组，所述第一开关组和第二开关组分别包括沿所述第一方向排列的晶体管芯片和二极管芯片。
2.如权利要求1所述的功率半导体模块衬底，其特征在于，还包括第二桥臂单元，所述第二桥臂单元包括第三功率金属敷层、第四功率金属敷层、第三辅助金属敷层和第四辅助金属敷层；所述第四功率金属敷层靠近所述第三功率金属敷层的一侧设有第三镂空结构，所述第四功率金属敷层远离所述第三功率金属敷层的一角设有第四镂空结构，所述第三辅助金属敷层设置于所述第三镂空结构内，所述第四辅助金属敷层设置于所述第四镂空结构内；所述第三功率金属敷层设有第二功率开关，所述第三功率金属敷层通过所述第二功率开关分别与所述第二功率金属敷层、所述第四功率金属敷层导电连接；所述第三辅助金属敷层分别与所述第三功率金属敷层、所述第四功率金属敷层绝缘设置，并且与所述第二功率开关信号连接；所述第四辅助金属敷层与所述第四功率金属敷层绝缘设置，并且与所述第三辅助金属敷层导电连接；其中，所述第二功率开关包括沿所述第一方向排列的第三开关组和第四开关组，所述第三开关组和第四开关组分别包括沿所述第一方向排列的二极管芯片和晶体管芯片。
3.如权利要求1或2所述的功率半导体模块衬底，其特征在于，所述晶体管芯片和所述二极管芯片分别设有功率电极，所述晶体管芯片和所述二极管芯片通过所述功率电极与功率金属敷层导电连接。
4.如权利要求1所述的功率半导体模块衬底，其特征在于，所述晶体管芯片设有控制电极，所述晶体管芯片的控制电极分别设置于所述晶体管芯片靠近所述第一功率金属敷层的一侧，所述第一辅助金属敷层通过所述晶体管芯片的控制电极与所述第一开关组信号连接，所述第二辅助金属敷层通过所述晶体管芯片的控制电极与所述第二开关组信号连接。
5.如权利要求4所述的功率半导体模块衬底，其特征在于，所述第一辅助金属敷层上设有第一栅极信号端子，所述第二辅助金属敷层上设有第二栅极信号端子，所述第一栅极信号端子与所述第二栅极信号端子对称设置。
6.如权利要求5所述的功率半导体模块衬底，其特征在于，所述第一功率金属敷层上设有第一发射极信号端子，所述第一发射极信号端子位于所述第一栅极信号端子与所述第二栅极信号端子之间。
7.如权利要求2所述的功率半导体模块衬底，其特征在于，所述晶体管芯片设有控制电极，所述晶体管芯片的控制电极分别设置于所述晶体管芯片靠近所述第四功率金属敷层的一侧，所述第三辅助金属敷层通过所述晶体管芯片的控制电极与所述第三开关组和所述第四开关组信号连接。
8.如权利要求7所述的功率半导体模块衬底，其特征在于，所述第四辅助金属敷层上设有第三栅极信号端子。
9.如权利要求8所述的功率半导体模块衬底，其特征在于，所述第四功率金属敷层上与所述第三栅极信号端子对应的位置设有第二发射极信号端子。
10.一种功率半导体模块，其特征在于，包括如权利要求1-9所述的功率半导体模块衬底。
CN201820870902.4U 2018-06-06 2018-06-06 一种功率半导体模块衬底及功率半导体模块 Active CN208637413U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820870902.4U CN208637413U (zh) 2018-06-06 2018-06-06 一种功率半导体模块衬底及功率半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820870902.4U CN208637413U (zh) 2018-06-06 2018-06-06 一种功率半导体模块衬底及功率半导体模块

Publications (1)

Publication Number Publication Date
CN208637413U true CN208637413U (zh) 2019-03-22

Family

ID=65733779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820870902.4U Active CN208637413U (zh) 2018-06-06 2018-06-06 一种功率半导体模块衬底及功率半导体模块

Country Status (1)

Country Link
CN (1) CN208637413U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807336A (zh) * 2018-06-06 2018-11-13 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块
US11605613B2 (en) * 2020-05-08 2023-03-14 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807336A (zh) * 2018-06-06 2018-11-13 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块
US11605613B2 (en) * 2020-05-08 2023-03-14 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
CN108807336A (zh) 一种功率半导体模块衬底及功率半导体模块
CN207868198U (zh) 一种门极杂散均衡衬底及其功率半导体模块
CN208637413U (zh) 一种功率半导体模块衬底及功率半导体模块
CN104716128B (zh) 功率模块、电源变换器以及功率模块的制造方法
CN104838576B (zh) 半导体装置
CN104380463B (zh) 用于将多个功率晶体管安装在其上的衬底和功率半导体模块
CN107546218A (zh) 低杂散电感衬底及其功率半导体模块
CN207250508U (zh) 一种低杂散电感衬底及其功率半导体模块
CN105374811B (zh) 一种功率模块
CN105374808B (zh) 一种功率模块
CN106257655A (zh) 一种功率器件封装结构
CN218997914U (zh) 功率半导体模块中覆铜陶瓷基板的优化结构
CN209896059U (zh) 多芯片并联的半桥型igbt模块
CN105374803B (zh) 一种功率模块
CN101582394B (zh) 带门极电阻布局的功率mosfet模块
CN107958905A (zh) 功率半导体模块衬底
CN206194727U (zh) 一种绝缘基板结构及使用该基板的功率模块
CN206271707U (zh) 改进的片上开关器件
CN210956668U (zh) 一种功率半导体模块的桥臂单元
CN216250728U (zh) 一种多芯片并联的半导体功率模块和布局
CN105931998A (zh) 一种绝缘基板结构及使用该基板的功率模块
CN206059378U (zh) 一种结构紧凑型全桥功率模块
CN107768340A (zh) 一种功率模块陶瓷衬板
CN111640717B (zh) 一种导通均匀性高的半导体功率器件
CN111682021B (zh) 功率半导体模块衬底及其所应用的功率半导体设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant