CN208461818U - 基于fpga的以太网tap设备 - Google Patents

Abstract

本实用新型申请一种基于FPGA的以太网TAP设备，包括：用于获取用户接口接收的控制命令的ARM芯片；与所述ARM芯片连接，并用于接收所述ARM芯片发送的所述控制命令的EPLD芯片；与预设输入接口连接，并与所述EPLD芯片连接的用于将所述预设输入接口接收到的数据根据所述EPLD芯片转发的所述控制命令输出至相应输出接口的FPGA芯片；其中，所述预设输入接口包括千兆电口、千兆光口及万兆光口。也即，本实用新型通过FPGA芯片接收预设输入接口的数据，支持多种速率接口；使用万兆光口实现大带宽数据接入，解决了现有TAP设备接口类型单一、接入带宽低的问题，能够更好的满足网络带宽几何级增长引发的需求。

Description

基于FPGA的以太网TAP设备

技术领域

本实用新型涉及网络分析监测领域，特别涉及一种基于FPGA的以太网TAP设备。

背景技术

在网络分析检测领域，TAP（Test access point）叫分光器/分路器。分光是数据通过光纤传输；分路是数据通过网线传输。Tap的概念类似于“三通”的意思，即原来的流量正常通行，同时分一股出来供监测设备分析使用。目前的技术发展已经产生出很多种Tap：有可以把多条链路汇聚起来的Tap、有把一条链路流量分成几份的Tap。从功能来讲，Tap的出现是整个监控/监测领域的巨大革命，它从根本上改变了监测分析系统的接入方式，使得整个监测系统有了完整灵活的解决方案。

随着移动互联网、高清视频、云计算等新业务的广泛应用，网络带宽出现了几何级增长。飞速增长的数据业务使得传统的以千兆和万兆为主的流量采集、分析与处理面临新的挑战：一些企业网络链路早已升级到多条千兆、甚至万兆链路，为此需要采集设备具备很高的性能；带宽的增长需要架设更多的设备，这将使网络维护越来越困难，并且增加了购买和运维成本，为此要求采集设备集成度高、功耗低；应用协议越来越复杂，精细化运营需求越来越强烈，传统的基于简单五元组过滤的方法已不适应，迫切需要设备具有大容量规则，且可基于负载内容分析；业务需求多样化，同时存在网络信息安全、大数据分析、网络优化、数据回溯等业务需求，后端分析系统可能不止一套，因此采集设备需要支持多用户和报文复制等功能；进一步随着线路带宽的大幅扩容提升，高速率接口的快速换代升级，采集设备需要支持多种速率接口。

传统的以太网TAP设备采用单一交换芯片来实现，集成度高，但是接入带宽低、接口类型单一、链路保护能力偏弱、过滤条件和分流策略简单，渐渐无法跟进数据业务的快速发展，无法满足信息快速发展造成的对TAP设备的需求。鉴于此，如何解决上述问题是需要本领域技术人员重点关注的。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种基于FPGA的以太网TAP设备，能够实现多种速率接口以及大带宽数据接入。其具体方案如下：

一种基于FPGA的以太网TAP设备，包括：

用于获取用户接口接收的控制命令的ARM芯片；

与所述ARM芯片连接，并用于接收所述ARM芯片发送的所述控制命令的EPLD芯片；

与预设输入接口连接，并与所述EPLD芯片连接的用于将所述预设输入接口接收到的数据根据所述EPLD芯片转发的所述控制命令输出至相应输出接口的FPGA芯片；其中，所述预设输入接口包括千兆电口、千兆光口及万兆光口。

优选的，所述ARM芯片还包括：

用于与外接网口及串行接口进行通信的通信接口。

优选的，所述EPLD芯片还包括：

用于进行上电时序控制的上电控制器。

优选的，进一步包括：

挂载于所述EPLD芯片，用于缓存所述FPGA芯片镜像的闪存。

优选的，进一步包括：设置于所述千兆电口和所述FPGA芯片之间的继电器。

优选的，进一步包括：用于对所述千兆光口及所述万兆光口进行bypass切换的光开关。

优选的，进一步包括：用于为所述以太网TAP设备供电的电源。

优选的，所述电源为互为冗余的两个电源。

优选的，进一步包括：设置于所述以太网TAP设备后端，用于机箱散热的风扇。

优选的，进一步包括：

用于显示所述预设输入接口的数据传输速率以及所述输出接口的数据传输速率的显示屏。

本实用新型公开的一种基于FPGA的以太网TAP设备，包括用于获取用户接口接收的控制命令的ARM芯片；与所述ARM芯片连接，并用于接收所述ARM芯片发送的所述控制命令的EPLD芯片；与预设输入接口连接，并与所述EPLD芯片连接的用于将所述预设输入接口接收到的数据根据所述EPLD芯片转发的所述控制命令输出至相应输出接口的FPGA芯片；其中，所述预设输入接口包括千兆电口、千兆光口及万兆光口。由上可知，本实用新型通过FPGA芯片接收预设输入接口的数据，支持多种速率接口；使用万兆光口实现大带宽数据接入，解决了现有TAP设备接口类型单元、接入带宽低的问题，能够更好的满足网络带宽几何级增长引发的需求。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实用新型公开的一种基于FPGA的以太网TAP设备示意图；

图2为本实用新型公开的一种具体的基于FPGA的以太网TAP设备的总体框图；

图3为本实用新型公开的一种具体的基于FPGA的以太网TAP设备的面板框图；

图4为本实用新型公开的一种具体的基于FPGA的以太网TAP设备的布局图；

图5为本实用新型公开的一种具体的基于FPGA的以太网TAP设备中FPGA芯片的报文处理流程图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

现有技术中，传统以太网TAP设备采用单一交换芯片来实现，集成度高，但是接入带宽低、接口类型单一、链路保护能力偏弱、过滤条件和分流策略简单，渐渐无法跟进数据业务的快速发展，无法满足信息快速发展造成的对TAP设备的需求。

本实用新型实施例公开了一种基于FPGA的以太网TAP设备，参见图1所示，该设备包括：

用于获取用户接口接收的控制命令的ARM芯片11；

与所述ARM芯片11连接，并用于接收所述ARM芯片11发送的所述控制命令的EPLD芯片12；

与预设输入接口连接，并与所述EPLD芯片12连接的用于将所述预设输入接口接收到的数据根据所述EPLD芯片12转发的所述控制命令输出至相应输出接口的FPGA芯片13；其中，所述预设输入接口包括千兆电口、千兆光口及万兆光口。

本实施例中，所述ARM芯片11接收用户接口发送的控制命令，并将指令通过所述EPLD芯片12转发至所述FPGA芯片13，以使所述FPGA芯片13在接收到预设输入接口的数据后，根据用户接口的控制命令将数据输出至指定的输出接口。优选的，所述预设输入接口包括千兆电口、千兆光口及万兆光口。

具体的，本实施例中所述以太网TAP设备采用所述FPGA芯片13为主业务数据流处理单元，完成千兆电口、千兆光口及万兆光口的数据接入；采用所述ARM芯片11作为主控制器，将整机的控制命令下发到各级芯片；采用所述EPLD芯片12作为整机内控制通路的桥接，将所述ARM芯片11下发的控制命令转发至所述FPGA芯片13。

本实施例中，接口由所述FPGA芯片13逻辑实现，接口模式可根据实际实施过程中的需求进行切换，支持多种速率接口。例如，当需要光口接入POS/WAN时，FPGA芯片13可通过更换镜像的方式调整接口类型并接入数据。另外，通过万兆光口的输入接口，实现大带宽数据接入以及汇聚输出，满足多种现场环境的需求。

需要指出的是，通过用户接口接收到的所述控制命令中包含对数据的过滤规则以及分流策略，具体地，所述FPGA芯片13接收到电口、光口的数据后，提取数据的关键信息进行掩码级的关键字匹配，命中关键字过滤规则后依据分流策略将数据进行输出，能够实现比特掩码级的报文关键字匹配。

可以理解的是，本实施例对所述数据进行匹配过滤处理以及分发处理，依据的过滤规则及分流策略均可根据用户或实施场景的实际需求进行配置，所述分流策略可以同时支持五元组的任意组合，使数据分流更加灵活。

本实用新型公开的一种基于FPGA的以太网TAP设备，包括用于获取用户接口接收的控制命令的ARM芯片；与所述ARM芯片连接，并用于接收所述ARM芯片发送的所述控制命令的EPLD芯片；与预设输入接口连接，并与所述EPLD芯片连接的用于将所述预设输入接口接收到的数据根据所述EPLD芯片转发的所述控制命令输出至相应输出接口的FPGA芯片；其中，所述预设输入接口包括千兆电口、千兆光口及万兆光口。由上可知，本实用新型通过FPGA芯片接收预设输入接口的数据，支持多种速率接口；使用万兆光口实现大带宽数据接入，解决了现有TAP设备接口类型单元、接入带宽低的问题，能够更好的满足网络带宽几何级增长引发的需求。另外，本实用新型所提供的基于FPGA的以太网TAP设备中所述FPGA芯片根据用户自定义的控制命令对数据进行过滤分流，克服了现有传统单一的过滤规则和分流策略，具备更好的灵活性。

具体地，考虑到在链路出现故障的情况下，不影响当前链路的正常运行，本申请实施例中所述以太网TAP设备还可以进一步包括：

设置于所述千兆电口和所述FPGA芯片之间的继电器。

可以理解的是，在链路出现故障时，本实施例可以在极低的时间内开启透传保护，实现对千兆电口的故障bypass保护。

进一步地，所述以太网TAP设备还可以进一步包括：用于对所述千兆光口及所述万兆光口进行bypass切换的光开关。

本实施例中，所述光开关用于对光口进行故障bypass保护。当设备异常掉电或者是设备内部数据通路异常时，光开光将控制链路数据直接直通输出，避免数据通路长时间的故障，保证整个链路的正常工作。另外，光开关是无源设备，无需电源供电，但是切换需要通过GPIO （General Purpose Input Output ，通用输入/输出）端口来进行控制，具体地，GPIO端口通过排母插座与ARM芯片直接连接。

需要说明的是，本实施例中所述以太网TAP设备集成了继电器和光开关，无需额外增加bypass设备，一体化设备在故障切换速度更快，保护链路正常运行的基础上进一步节省了空间。

图2、图3、图4分别为本实用新型公开的一种具体的基于FPGA的以太网TAP设备的总体框图、面板框图及布局图，参见图2、图3、图4所示，本实用新型实施例公开了一种具体的基于FPGA的以太网TAP设备，该设备包括：

用于获取用户接口接收的控制命令的ARM芯片11；

进一步地，所述ARM芯片11还可以包括：用于与外接网口及串行接口进行通信的通信接口。具体地，所述ARM芯片11为用户提供命令行操作界面，以使用户通过串行接口登录或通过网口利用网页下发控制命令。

与所述ARM芯片11连接，并用于接收所述ARM芯片11发送的所述控制命令的EPLD芯片12；

作为一种具体的实施方式，本申请实施例中的所述EPLD芯片12还可以进一步包括：用于进行上电时序控制的上电控制器。所述上电控制器实现本版卡的电源控制。

与预设输入接口连接，并与所述EPLD芯片12连接的用于将所述预设输入接口接收到的数据根据所述EPLD芯片12转发的所述控制命令输出至相应输出接口的FPGA芯片13；其中，所述预设输入接口包括千兆电口、千兆光口及万兆光口；

作为一种具体的实施方式，本申请实施例中的所述EPLD芯片12还可以进一步包括：挂载于所述EPLD芯片12，用于缓存FPGA芯片13镜像的闪存14。具体的，所述ARM芯片11下发控制命令用于更新所述闪存14内保存的FPGA镜像，同时，在上电时，所述EPLD芯片12实现FPGA镜像的加载工作。

具体地，考虑到在链路出现故障的情况下，不影响当前链路的正常运行，本申请实施例中所述以太网TAP设备还可以进一步包括：

设置于所述千兆电口和所述FPGA芯片13之间的继电器15；

用于对所述千兆光口及所述万兆光口进行bypass切换的光开关16；

可以理解的是，在链路出现故障时，设备可在极短的时间内开启透传保护，不影响当前链路的正常运行。

进一步地，所述以太网TAP设备还可以进一步包括：

用于为所述以太网TAP设备供电的电源17，以及设置于所述以太网TAP设备后端、用于机箱散热的风扇18。

可以理解的是，本实施例中的电源17为互为冗余的两个电源，实现当一个电源出现问题时不会造成系统断电。本实施例中，电源17采用交流转直流AC-DC的集成模块，完成220V交流转换为12V直流电压的功能，具体地，220V侧接入采用的标准AC三脚交流插座，转换为12V直流电后，采用铜导线传输，并用4针插座与板卡的电源部分直接相连。

另外，由于整机设备有一百瓦至二百瓦左右的功耗，特别是FPGA芯片13发热量较大，整机设备需要风扇18做机箱内的散热。具体地，将风扇18放置于设备后端，采用的12V直流供电，其中，供电接头采用了多针插座互联的方式和板卡的供电部分直接相连。

具体的，考虑到有些情况下，需要将上述以太网TAP设备的数据传输状态显示出来，本申请实施例中所述以太网TAP设备还可以进一步包括：

用于显示所述预设输入接口的数据传输速率以及所述输出接口的数据传输速率的显示屏。

本实施例中，所述显示屏显示输入接口和输入接口的数据传输速率。在一些具体实施方式中，所述显示屏还可以显示当前设备的电量等信息，在此不做限定。

图5为本实用新型公开的一种具体的基于FPGA的以太网TAP设备中FPGA芯片的报文处理流程图，参见图5所示，所述FPGA芯片负责接口报文的接收和发送，并在接收到报文后进行协议解析、规则匹配，进而按照指定的策略完成报文的分发/复制。

对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种基于FPGA的以太网TAP设备，其特征在于，包括：

用于获取用户接口接收的控制命令的ARM芯片；

与所述ARM芯片连接，并用于接收所述ARM芯片发送的所述控制命令的EPLD芯片；

与预设输入接口连接，并与所述EPLD芯片连接的用于将所述预设输入接口接收到的数据根据所述EPLD芯片转发的所述控制命令输出至相应输出接口的FPGA芯片；其中，所述预设输入接口包括千兆电口、千兆光口及万兆光口。

2.根据权利要求1所述的基于FPGA的以太网TAP设备，其特征在于，所述ARM芯片还包括：

用于与外接网口及串行接口进行通信的通信接口。

3.根据权利要求1所述的基于FPGA的以太网TAP设备，其特征在于，所述EPLD芯片还包括：

用于进行上电时序控制的上电控制器。

4.根据权利要求3所述的基于FPGA的以太网TAP设备，其特征在于，进一步包括：

挂载于所述EPLD芯片，用于缓存所述FPGA芯片镜像的闪存。

5.根据权利要求1所述的基于FPGA的以太网TAP设备，其特征在于，进一步包括：设置于所述千兆电口和所述FPGA芯片之间的继电器。

6.根据权利要求1所述的基于FPGA的以太网TAP设备，其特征在于，进一步包括：用于对所述千兆光口及所述万兆光口进行bypass切换的光开关。

7.根据权利要求1所述的基于FPGA的以太网TAP设备，其特征在于，进一步包括：用于为所述以太网TAP设备供电的电源。

8.根据权利要求7所述的基于FPGA的以太网TAP设备，其特征在于，所述电源为互为冗余的两个电源。

9.根据权利要求1所述的基于FPGA的以太网TAP设备，其特征在于，进一步包括：设置于所述以太网TAP设备后端，用于机箱散热的风扇。

10.根据权利要求1至9任一项所述的基于FPGA的以太网TAP设备，其特征在于，进一步包括：

用于显示所述预设输入接口的数据传输速率以及所述输出接口的数据传输速率的显示屏。