CN208298172U - 一种二级存储的微处理器 - Google Patents
一种二级存储的微处理器 Download PDFInfo
- Publication number
- CN208298172U CN208298172U CN201820338659.1U CN201820338659U CN208298172U CN 208298172 U CN208298172 U CN 208298172U CN 201820338659 U CN201820338659 U CN 201820338659U CN 208298172 U CN208298172 U CN 208298172U
- Authority
- CN
- China
- Prior art keywords
- caching
- level
- column
- row
- class picture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本实用新型公开一种二级存储的微处理器，包括：一级片外行缓存及一级片外列缓存；至少一个二级行缓存，以松散方式读取一级片外行缓存的参数数据，每一二级行缓存为对应行的计算单元提供参数数据；至少一个二级列缓存，以松散方式读取一级片外列缓存的特征数据，每一二级列缓存为对应列的计算单元提供特征数据。采用两级缓存的模式，有效降低了内存能耗，并提高内部数据带宽，大大提高片外内存读取速度。
Description
技术领域
本实用新型涉及电子设备技术领域，尤其涉及一种二级存储的微处理器。
背景技术
技术的进展已经产生更小且功能更强大的计算装置。数据存储是人工智能微处理器的核心部件，其效率决定了微处理器的性能和功耗。在传统的微处理器架构中，通常使用高速缓存结构来保存最近使用的指令和数据，高速缓存成为了弥补片外内存带宽，降低片外内存访问延迟和功耗的关键。为了满足人工智能的发展需要，需要进一步改善微处理的性能和功耗。
实用新型内容
本实用新型的目的在于，提出一种能够降低内存能耗，提高内部数据带宽的二级存储的微处理器。
为了实现上述目的，本实用新型所采用的技术方案为：
一种二级存储的微处理器，包括：
一级片外行缓存及一级片外列缓存；
至少一个二级行缓存，以松散方式读取一级片外行缓存的参数数据，每一二级行缓存为对应行的计算单元提供参数数据；
至少一个二级列缓存，以松散方式读取一级片外列缓存的特征数据，每一二级列缓存为对应列的计算单元提供特征数据；
计算单元输出计算结果至二级行缓存、二级列缓存中，二级行缓存将计算结果输出到一级片外行缓存，以及二级列缓存再将计算结果输出到一级片外列缓存。
其中，所述一级片外行缓存、一级片外列缓存、二级行缓存、二级列缓存的寻址地址相互并列。
其中，一行逻辑电路控制二级行缓存，一列逻辑电路控制二级列缓存，所述行逻辑电路、列逻辑电路独立控制二级行缓存、二级列缓存读取数据。
其中，所述一级片外行缓存及一级片外列缓存为高速缓存。
其中，所述二级行缓存、二级列缓存为高速缓存。
其中，其集成于至少一个半导体裸片中。
实用新型本实用新型的有益效果为：
采用两级缓存的结构模式，两级缓存地址空间互不重叠，降低了二级缓存访问频次，降低了内存能耗，并提高内部数据带宽，大大提高内存使用率。
附图说明
图1为本实用新型二级存储的微处理器的结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、或功能上的变换均包含在本实用新型的保护范围内。
参阅图1所述，本实用新型的一实施方式中提供一种二级存储的微处理器，包括：
一级片外行缓存及一级片外列缓存；
至少一个二级行缓存，以松散方式读取一级片外行缓存的参数数据，每一二级行缓存为对应行的计算单元提供参数数据；
至少一个二级列缓存，以松散方式读取一级片外列缓存的特征数据，每一二级列缓存为对应列的计算单元提供特征数据；
计算单元输出计算结果至二级行缓存、二级列缓存中，二级行缓存将计算结果输出到一级片外行缓存，二级列缓存再将计算结果输出到一级片外列缓存。
上述实施方式中，所述一级片外行缓存、一级片外列缓存存储所有数据，一级片外行缓存、一级片外列缓存可读可写。二级片内缓存包括一个及以上独立的二级行缓存，图1所示包括二级行缓存0、二级行缓存1……二级行缓存m，还包括一个及以上独立的二级列缓存，图1所示包括二级列缓存0、二级列缓存1……二级列缓存n。二级行缓存与二级列缓存只可读，每一二级行缓存为一行计算单元提供参数数据，每一二级列缓存为一列计算单元提供特征数据。二级行缓存、二级列缓存的数量可根据计算单元的行数量和列数量进行灵活扩展。
所述一级片外行缓存、一级片外列缓存、二级行缓存、二级列缓存的寻址地址相互并列。在该实施方式中，一级片外行缓存、一级片外列缓存二级行缓存、二级列缓存的寻址地址空间不是重叠的，而是并列的两级缓存地址空间互不重叠，降低了二级缓存访问频次，降低了内存能耗，并提高内部数据带宽，大大提高内存使用率。一级片外行缓存、一级片外列缓存依据数据获取的顺序保存所有数据，二级行缓存、二级列缓存分别获取一级片外行缓存、一级片外列缓存的数据，并按照一定存储规则进行存储，所述一定存储规则依据具体的使用需求进行设定。
一行逻辑电路控制二级行缓存，一列逻辑电路控制二级列缓存，所述行逻辑电路、列逻辑电路独立控制二级行缓存、二级列缓存读取数据。二级行缓存、二级列缓存分别由各自的电路进行控制，互不干扰，相互独立工作。
所述一级片外行缓存、一级片外列缓存为高速缓存，所述二级行缓存、二级列缓存为高速缓存。采用高速缓存保存最近使用的指令和数据，成为了弥补片外缓存带宽，降低片外缓存访问延迟和功耗的关键。
上述实施方式所述的一种二级存储的微处理器，其集成于至少一个半导体裸片中。所述二级存储的微处理器制作成一集成芯片，满足现代设备小型化的需求。
在以上实施方式中公开了所述二级存储的微处理器包括至少一个及以上的二级行缓存，图1所示包括二级行缓存0、二级行缓存1……二级行缓存m，与一个及以上独立的二级列缓存，图1所示包括二级列缓存0、二级列缓存1……二级列缓存n，所述二级存储的微处理器的存取方法包括如下步骤：
接收存取请求；
二级行缓存从一级片外行缓存中读取参数数据，二级列缓存从一级片外列缓存中读取特征数据；在该步骤中，先从二级行缓存0开始，根据人工智能使用的需求从一级片外行缓存中读取数据，并暂时存储。接着按照先二级行缓存，再二级列缓存的顺序，依次从一级片行外缓存中获取参数数据以及从一级片外列缓存获取特征数据，并存储；
计算单元从对应行的二级行缓存提取参数数据，从对应列的二级列缓存提取特征数据，执行计算任务；
计算单元输出计算结果至二级行缓存及二级列缓存中；
依据先二级行缓存再二级列缓存的顺序将计算结果保存到一级片外行缓存及一级片外列缓存中，一级行缓存与一级列缓存的存储空间均用于存储计算结果，可依据存储的需求先将计算结果储存至一级行缓存，一级行缓存存储满后再将计算结果存储至一级列缓存。该步骤中，按照先二级行缓存，再二级列缓存的顺利依次把计算结果保存到一级片外行缓存、一级片外列缓存中，保存完毕后二级行缓存和二级列缓存释放存储空间，可被下一次数据覆盖。
上述实施方式，采用二级缓存的模式，有效降低了内存能耗，并提高内部数据带宽，大大提高片外内存读取速度。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。
Claims (6)
1.一种二级存储的微处理器，其特征在于包括：
一级片外行缓存及一级片外列缓存；
至少一个二级行缓存，以松散方式读取一级片外行缓存的参数数据，每一二级行缓存为对应行的计算单元提供参数数据；
至少一个二级列缓存，以松散方式读取一级片外列缓存的特征数据，每一二级列缓存为对应列的计算单元提供特征数据；
计算单元输出计算结果至二级行缓存、二级列缓存中，二级行缓存将计算结果输出到一级片外行缓存，以及二级列缓存再将计算结果输出到一级片外列缓存。
2.根据权利要求1所述的一种二级存储的微处理器，其特征在于：所述一级片外行缓存、一级片外列缓存、二级行缓存、二级列缓存的寻址地址相互并列。
3.根据权利要求1所述的一种二级存储的微处理器，其特征在于：一行逻辑电路控制二级行缓存，一列逻辑电路控制二级列缓存，所述行逻辑电路、列逻辑电路独立控制二级行缓存、二级列缓存读取数据。
4.根据权利要求1所述的一种二级存储的微处理器，其特征在于：所述一级片外行缓存及一级片外列缓存为高速缓存。
5.根据权利要求1所述的一种二级存储的微处理器，其特征在于：所述二级行缓存、二级列缓存为高速缓存。
6.根据权利要求1所述的一种二级存储的微处理器，其特征在于：其集成于至少一个半导体裸片中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820338659.1U CN208298172U (zh) | 2018-03-13 | 2018-03-13 | 一种二级存储的微处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820338659.1U CN208298172U (zh) | 2018-03-13 | 2018-03-13 | 一种二级存储的微处理器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208298172U true CN208298172U (zh) | 2018-12-28 |
Family
ID=64695967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820338659.1U Active CN208298172U (zh) | 2018-03-13 | 2018-03-13 | 一种二级存储的微处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208298172U (zh) |
-
2018
- 2018-03-13 CN CN201820338659.1U patent/CN208298172U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108171317B (zh) | 一种基于soc的数据复用卷积神经网络加速器 | |
| CN111176727B (zh) | 计算装置以及计算方法 | |
| CN104252425B (zh) | 一种指令缓存的管理方法和处理器 | |
| KR100940961B1 (ko) | 내장형 디지털 신호 처리기용 캐시 메모리 시스템 및 캐시 제어기 | |
| CN107301455B (zh) | 用于卷积神经网络的混合立方体存储系统及加速计算方法 | |
| KR101474478B1 (ko) | 로컬 및 글로벌 데이터 공유 | |
| CN103246542B (zh) | 智能缓存及智能终端 | |
| CN104834483B (zh) | 一种提升嵌入式mcu性能的实现方法 | |
| CN102681946A (zh) | 内存访问方法和装置 | |
| CN107229576A (zh) | 一种降低片上系统运行功耗的装置和方法 | |
| CN102541510A (zh) | 一种指令缓存系统及其取指方法 | |
| CN104679681A (zh) | Ahb总线访问片上sram的高速桥装置及其工作方法 | |
| CN208298172U (zh) | 一种二级存储的微处理器 | |
| EP2128771A1 (en) | Method and apparatus for controlling cache memory | |
| Valero et al. | An hybrid eDRAM/SRAM macrocell to implement first-level data caches | |
| CN108401467A (zh) | 存储设备、芯片及存储设备的控制方法 | |
| CN108572928A (zh) | 一种人工智能设备及存取方法 | |
| CN106776360B (zh) | 一种芯片及电子设备 | |
| CN100428200C (zh) | 一种片上指令cache的实现方法 | |
| CN201936294U (zh) | 一种高速图像采集系统的缓存系统 | |
| CN114911724A (zh) | 一种基于多bank的cache预取技术的访存结构 | |
| CN109753480A (zh) | 一种片上系统及其数据读写处理方法 | |
| US6871269B2 (en) | Data processing system and a method of distributing accesses to memories | |
| WO2021128505A1 (zh) | 一种与处理器流水线伪同频的ICache实现方法 | |
| US9804985B2 (en) | Hardware abstract data structure, data processing method and system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 350015 New Continental Science Park No. 1 Rujiangxi Road, Mawei District, Fuzhou City, Fujian Province Patentee after: New Continent Digital Technology Co., Ltd. Address before: 350015 New Continental Science Park No. 1 Rujiangxi Road, Mawei District, Fuzhou City, Fujian Province Patentee before: Fujian Newland Computer Co., Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210302 Address after: 350015 new continent science and Technology Park, No.1, Rujiang West Road, Mawei District, Fuzhou City, Fujian Province (in Fujian new continent Computer Co., Ltd.) (in the pilot Free Trade Zone) Patentee after: FUJIAN YINGJI MICROELECTRONICS DESIGN Co.,Ltd. Address before: 350015 new world science park, No. 1, Confucian West Road, Mawei District, Fujian, Fuzhou Patentee before: NEWLAND DIGITAL TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |