CN208158113U - 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块 - Google Patents
一种ESD保护电路及基于GaAs PHEMT工艺的集成模块 Download PDFInfo
- Publication number
- CN208158113U CN208158113U CN201820544322.6U CN201820544322U CN208158113U CN 208158113 U CN208158113 U CN 208158113U CN 201820544322 U CN201820544322 U CN 201820544322U CN 208158113 U CN208158113 U CN 208158113U
- Authority
- CN
- China
- Prior art keywords
- clamping diode
- electric current
- electrically connected
- access
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型实施例公开了一种ESD保护电路及基于GaAs PHEMT工艺的集成模块。其中,ESD保护电路包括:动态监测电路和电流泄放通路;动态监测电路包括至少一个串联连接正向钳位二极管、电阻和反向钳位二极管;至少一个正向钳位二极管中的第一个正向钳位二极管的正极与电压输入端电连接,至少一个正向钳位二极管中的最后一个正向钳位二极管的负极与电阻的第一端电连接,并与电流泄放通路的控制端电连接;电阻的第二端与地端电连接;反向钳位二极管的负极与电阻的第一端电连接,正极与电阻的第二端电连接。本实用新型实施例提供的技术方案,可解决现有GaAs PHEMT工艺的芯片易受ESD影响的问题。
Description
技术领域
本实用新型实施例涉及射频集成电路技术领域,尤其涉及一种ESD保护电路及基于GaAs PHEMT工艺的集成模块。
背景技术
静电放电(Electrostatic Discharge,ESD)是指具有不同静电电位的物体相互靠近或直接接触引起的电荷转移,可形成高电压,强电场,瞬时大电流,并伴有强电磁辐射,形成静电放电电磁脉冲。在电子制造业中,静电的来源是多方面的,如人体、塑料制品、有关的仪器设备以及电子元器件本身。
在制造和应用过程中,环境中的ESD会对芯片引脚产生瞬态的高压,该高压会击穿器件。随着集成电路制造技术的发展,特征尺寸的不断缩小,使得ESD对集成电路的影响越来越大。
在射频通信系统中,目前广泛采用砷化镓(GaAs)赝调制掺杂异质结场效应晶体管(pseudomorphic high-electron-mobility transistor,PHEMT)工艺实现超高速、低功耗和低噪声的射频前端芯片。该工艺的工作电路对ESD具有较高的敏感性,并且ESD具有放电电流大、放电时间短的特点,当静电电流流入芯片的工作电路时,对电路元件的损坏较为严重。
实用新型内容
本实用新型提供一种ESD保护电路及基于GaAs PHEMT工艺的集成模块,以解决现有GaAs PHEMT工艺的芯片易受ESD影响的问题。
第一方面,本实用新型实施例提供了一种ESD保护电路,包括:动态监测电路和电流泄放通路;
所述动态监测电路的第一端分别与所述电流泄放通路的第一端和电压输入端电连接;第二端分别与所述电流泄放通路的第二端和地端电连接;输出端与所述电流泄放通路的控制端电连接,用于控制所述电流泄放通路的导通;
其中,所述动态监测电路包括至少一个串联连接的正向钳位二极管、电阻和反向钳位二极管;所述至少一个正向钳位二极管中的第一个正向钳位二极管的正极与所述电压输入端电连接,所述至少一个正向钳位二极管中的最后一个正向钳位二极管的负极与所述电阻的第一端电连接,并与所述电流泄放通路的控制端电连接;所述电阻的第二端与所述地端电连接;所述反向钳位二极管的负极与所述电阻的第一端电连接,正极与所述电阻的第二端电连接。
第二方面,本实用新型实施例还提供了一种基于GaAs PHEMT工艺的集成模块,包括本实用新型任意实施例所述的ESD保护电路。
本实用新型实施例提供的ESD保护电路及基于GaAs PHEMT工艺的集成模块,通过设置动态监测电路和电流泄放通路对工作电路产生的静电进行泄放,动态监测电路的第一端和第二端分别与电压输入端和地端电连接,用于对工作电路的工作电压进行检测,动态监测电路包括至少一个串联的正向钳位二极管,并与电阻串联,当工作电路受到正向静电电流冲击时,静电电流大于所有正向钳位二极管的开启电压以及电流泄放通路的导通电压之和,电阻将动态监测电路的输出端的电压拉高,输出控制信号至电流泄放通路的控制端,使得电流泄放通路导通,因为电流泄放通路的第一端和第二端分别与电压输入端和地端电连接,并且导通电阻较小,所以能够将原本流经工作电路的静电电流进行泄放,从而对工作电路中的敏感性器件进行保护,同理,当工作电路两端受到反向静电电流冲击时,反向钳位二极管同样能够开启电流泄放通路,对静电电流进行泄放,解决了现有GaAs PHEMT工艺的芯片易受ESD影响的问题,降低GaAs PHEMT工艺的工作电路对ESD的敏感性。
附图说明
图1是本实用新型实施例提供的一种ESD保护电路的结构示意图;
图2是本实用新型实施例提供的一种二极管连接方式的PHEMT钳位晶体管的结构示意图;
图3是本实用新型实施例提供的另一种ESD保护电路的结构示意图;
图4是本实用新型实施例提供的一种基于GaAs PHEMT工艺的集成模块的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本实用新型,而非对本实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实用新型相关的部分而非全部结构。
本实用新型实施例提供一种ESD保护电路,参考图1,图1是本实用新型实施例提供的一种ESD保护电路的结构示意图,该ESD保护电路包括:动态监测电路11和电流泄放通路12;
动态监测电路11的第一端分别与电流泄放通路12的第一端和电压输入端VIN电连接;第二端分别与电流泄放通路12的第二端和地端VSS电连接;输出端与电流泄放通路12的控制端电连接,用于控制电流泄放通路12的导通;
其中,动态监测电路11包括至少一个串联连接的正向钳位二极管(D1~Dn)、电阻R1和反向钳位二极管Dn+1;至少一个正向钳位二极管中的第一个正向钳位二极管D1的正极与电压输入端VIN电连接,至少一个正向钳位二极管中的最后一个正向钳位二极管Dn的负极与电阻R1的第一端电连接,并与电流泄放通路12的控制端电连接;电阻R1的第二端与地端VSS电连接;反向钳位二极管Dn+1的负极与电阻R1的第一端电连接,正极与电阻R1的第二端电连接。
本实施例提供的ESD保护电路包括动态监测电路11和电流泄放通路12。动态监测电路11和电流泄放通路12的第一端均与电压输入端VIN电连接,即与工作电路的电源输入端电连接;动态监测电路11和电流泄放通路12的第二端均与地端VSS电连接,即与工作电路2的接地端电连接;动态监测电路11可通过对电压输入端VIN和地端VSS之间的电压值进行获取,即对工作电路2两端电压值进行获取,并在电压值大于设定阈值时,通过动态监测电路11的输出端输出控制信号至电流泄放通路12。因为由电压输入端VIN和地端VSS输入的静电电压要远远大于工作电路2的额定工作电压,此时,可通过动态监测电路11的输出端导通电流泄放通路12,电流泄放通路12的电阻值要小于动态监测电路11和工作电路2的电阻值,则静电电流则通过电流泄放通路12进行泄放。
假设动态监测电路11包括n个串联连接的正向钳位二极管D1、D2、……、Dn。正向钳位二极管D1的正极连接电压输入端VIN,正向钳位二极管D1的负极连接正向钳位二极管D2的正极,正向钳位二极管D2的负极连接正向钳位二极管D3的正极,以此类推,正向钳位二极管Dn-1的负极连接正向钳位二极管Dn的正极,正向钳位二极管Dn的负极连接反向钳位二极管Dn+1的负极,反向钳位二极管Dn+1的正极连接地端VSS。电阻R1与反向钳位二极管Dn+1并联连接。
值得注意的是,在没有静电电流流入时,电阻R1作为下拉电阻,将电流泄放通路12的控制端的电位拉低,电流泄放通路12关断,工作电路2的供电正常。
本实用新型实施例提供的ESD保护电路,通过设置动态监测电路和电流泄放通路对工作电路产生的静电进行泄放,动态监测电路的第一端和第二端分别与电压输入端和地端电连接,用于对工作电路的工作电压进行检测,动态监测电路包括至少一个串联的正向钳位二极管,并与电阻串联,当工作电路受到正向静电电流冲击时,静电电压大于所有正向钳位二极管的开启电压以及电流泄放通路的导通电压之和,动态监测电路导通,电阻将动态监测电路的输出端的电压拉高,输出控制信号至电流泄放通路的控制端,使得电流泄放通路导通,因为电流泄放通路的第一端和第二端分别与电压输入端和地端电连接,并且导通电阻较小(因为采用宽长比较大的泄放开关管),所以能够将原本会流经工作电路的静电电流进行泄放,从而对工作电路中的敏感性器件进行保护,同理,当工作电路两端受到反向静电电流冲击时,电阻将电流泄放通路的控制端跟随地端的高电压拉高,开启电流泄放通路,对静电电流进行泄放,电路简单易搭建,且能够解决现有GaAs PHEMT工艺的芯片易受ESD影响的问题,降低GaAs PHEMT工艺的工作电路对ESD的敏感性。
在上述实施例的基础上,参考图1,电流泄放通路12可以包括:泄放开关管M1;泄放开关管M1的控制端与动态监测电路11的输出端电连接,第一端与电压输入端VIN电连接,第二端与地端VSS电连接。
可选的,泄放开关管可以为基于砷化镓GaAs工艺的赝调制掺杂异质结场效应PHEMT泄放晶体管。
在射频通信系统中,因为GaAs PHEMT工艺具有超高速、低功耗和低噪声的优点,生产者多采用该工艺设计各种功能电路,PHEMT晶体管是一种利用在砷化镓(GaAs)上生长的特殊外延层制造的射频砷化镓功率晶体管,PHEMT晶体管在用于蜂窝电话和射频调制解调器上时能够实现低电压、高效率的性能。因为整个功能电路都是采用GaAs PHEMT工艺,则在该工艺的基础上形成本实施例所述的ESD保护电路,工艺简单,节约制作成本。泄放开关管M1可以为基于GaAs工艺的PHEMT泄放晶体管。GaAs PHEMT工艺的工作电路2对ESD具有较高的敏感性,可通过本实施例所述的ESD保护电路,降低ESD对工作电路2的影响。
可选的,正向钳位二极管和反向钳位二极管可以均由基于GaAs工艺的PHEMT钳位晶体管以二极管连接方式构成。整个工作电路都是通过GaAs PHEMT工艺实现的,则在该工艺的基础上,将PHEMT钳位晶体管以二极管方式连接形成正向钳位二极管和反向钳位二极管。
可选的,参考图2,图2是本实用新型实施例提供的一种二极管连接方式的PHEMT钳位晶体管的结构示意图,二极管连接方式可以为PHEMT钳位晶体管M2的源极S和漏极D短接作为正向钳位二极管或反向钳位二极管的负极,并将PHEMT钳位晶体管M2的栅极G作为正向钳位二极管或反向钳位二极管的正极。
参见图2,本实施例中,当栅源电压大于二极管开启电压时,栅源结正向偏置,RT为正向偏置时的二极管等效电阻。栅源电流Ig如下公式:
可选的,PHEMT泄放晶体管的尺寸大于PHEMT钳位晶体管的尺寸,优选的,PHEMT泄放晶体管的尺寸远大于PHEMT钳位晶体管的尺寸。PHEMT泄放晶体管用于泄放大量的静电电流,需要设置较大的尺寸使其具有更大的额定电流和更大的额定电压,防止ESD对PHEMT泄放晶体管的损坏。
可选的,每个正向钳位二极管的开启电压均相同。可选的,至少一个正向钳位二极管的个数n与电压输入端输入的工作电压的最大值(VIN)max的关系可以为:(VIN)max≤n·VT+VTM;其中:VT为单个正向钳位二极管的开启电压,VTM为所述泄放开关管的阈值电压。
为便于对正向钳位二极管的个数n进行设置,可将正向钳位二极管全部设置为型号相同的正向钳位二极管,使其开启电压均相同。若在工作电路正常工作下,电压输入端VIN输入的工作电压的最大值(VIN)max要小于或等于n倍的VT与VTM的和。则当存在静电电流时,动态监测电路能够较快的检测到,较快的开启电流泄放通路,对工作电路进行保护。当然,n个正向钳位二极管的开启电压也可以不相同,则电压输入端VIN输入的工作电压的最大值(VIN)max小于或等于所有正向钳位二极管的开启电压以及泄放开关管的阈值电压之和。
参考图3,图3是本实用新型实施例提供的另一种ESD保护电路的结构示意图,在本实施例的一个示例中,假设正向钳位二极管个数n取5。动态检测电路11由5个正向钳位二极管(T1~T5)串联1个反向的反向钳位二极管T6,以及电阻R与反向钳位二极管T6并联组成。
电压输入端VIN在正常工作电压状态下(即电压输入端VIN输入电压VIN≤5VT+VTM时),正向钳位二极管T1、T2、T3、T4和T5均不导通,电阻R将PHEMT泄放晶体管M的栅端电压拉到地端VSS,此时所述PHEMT泄放晶体管M关断,电流泄放通路12关闭。
若电压输入端VIN受到正向ESD冲击(即电压输入端VIN输入电压VIN>5VT+VTM),T1、T2、T3、T4和T5达到开启电压均导通,电流流过电阻R,电阻R将PHEMT泄放晶体管M的栅端电压拉高,此时PHEMT泄放晶体管M开启,电流泄放通路12导通,电压输入端VIN到地端VSS释放ESD电流,避免静电电流进入工作电路损坏敏感器件。
在电压输入端VIN受到反向ESD冲击(即地端VSS施加高于电压输入端VIN1倍VT的正电压),反向钳位二极管T6达到开启电压并导通,电阻R将PHEMT泄放晶体管M的栅端电压跟随地端的高电压拉高,此时PHEMT泄放晶体管M开启,电流泄放通路12导通,地端VSS到电压输入端VIN释放ESD电流,避免静电电流进入工作电路损坏敏感器件。
本实用新型实施例还提供了一种基于GaAs PHEMT工艺的集成模块,如图4所示,图4是本实用新型实施例提供的一种基于GaAs PHEMT工艺的集成模块的结构示意图,GaAsPHEMT工艺的集成模块3包括本实用新型任意实施例的ESD保护电路1。
可选的,基于GaAs PHEMT工艺的集成模块还可以包括:工作电路2;工作电路2的电源电压输入端与ESD保护电路1的电流泄放通路12的第一端电连接,接地端与电流泄放通路12的第二端电连接。
参考图4,工作电路2的电源电压输入端同样与动态监测电路11的第一端电连接,接地端与动态监测电路11的第二端电连接。ESD保护电路1使得基于GaAs PHEMT工艺的集成模块能够减轻ESD对工作电路的破坏。
注意,上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此,虽然通过以上实施例对本实用新型进行了较为详细的说明,但是本实用新型不仅仅限于以上实施例,在不脱离本实用新型构思的情况下,还可以包括更多其他等效实施例,而本实用新型的范围由所附的权利要求范围决定。
Claims (10)
1.一种ESD保护电路,其特征在于,包括:动态监测电路和电流泄放通路;
所述动态监测电路的第一端分别与所述电流泄放通路的第一端和电压输入端电连接;第二端分别与所述电流泄放通路的第二端和地端电连接;输出端与所述电流泄放通路的控制端电连接,用于控制所述电流泄放通路的导通;
其中,所述动态监测电路包括至少一个串联连接的正向钳位二极管、电阻和反向钳位二极管;所述至少一个正向钳位二极管中的第一个正向钳位二极管的正极与所述电压输入端电连接,所述至少一个正向钳位二极管中的最后一个正向钳位二极管的负极与所述电阻的第一端电连接,并与所述电流泄放通路的控制端电连接;所述电阻的第二端与所述地端电连接;所述反向钳位二极管的负极与所述电阻的第一端电连接,正极与所述电阻的第二端电连接。
2.根据权利要求1所述的ESD保护电路,其特征在于,所述电流泄放通路包括:泄放开关管;
所述泄放开关管的控制端与所述动态监测电路的输出端电连接,第一端与所述电压输入端电连接,第二端与所述地端电连接。
3.根据权利要求2所述的ESD保护电路,其特征在于:
所述泄放开关管为基于砷化镓GaAs工艺的赝调制掺杂异质结场效应PHEMT泄放晶体管。
4.根据权利要求3所述的ESD保护电路,其特征在于:所述正向钳位二极管和所述反向钳位二极管均由基于GaAs工艺的PHEMT钳位晶体管以二极管连接方式构成。
5.根据权利要求4所述的ESD保护电路,其特征在于:
所述二极管连接方式为所述PHEMT钳位晶体管的源极和漏极短接作为所述正向钳位二极管或所述反向钳位二极管的负极,并将所述PHEMT钳位晶体管的栅极作为所述正向钳位二极管或所述反向钳位二极管的正极。
6.根据权利要求4所述的ESD保护电路,其特征在于:
所述PHEMT泄放晶体管的尺寸大于所述PHEMT钳位晶体管的尺寸。
7.根据权利要求2所述的ESD保护电路,其特征在于:
每个正向钳位二极管的开启电压均相同。
8.根据权利要求7所述的ESD保护电路,其特征在于,所述至少一个正向钳位二极管的个数n与所述电压输入端输入的工作电压的最大值(VIN)max的关系为:
(VIN)max≤n·VT+VTM
其中:VT为单个正向钳位二极管的开启电压,VTM为所述泄放开关管的阈值电压。
9.一种基于GaAs PHEMT工艺的集成模块,其特征在于,包括上述权利要求1-8任一项所述的ESD保护电路。
10.根据权利要求9所述基于GaAs PHEMT工艺的集成模块,其特征在于,还包括:工作电路;
所述工作电路的电源电压输入端与所述ESD保护电路的电流泄放通路的第一端电连接,接地端与所述电流泄放通路的第二端电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820544322.6U CN208158113U (zh) | 2018-04-17 | 2018-04-17 | 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820544322.6U CN208158113U (zh) | 2018-04-17 | 2018-04-17 | 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208158113U true CN208158113U (zh) | 2018-11-27 |
Family
ID=64379619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820544322.6U Active CN208158113U (zh) | 2018-04-17 | 2018-04-17 | 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208158113U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108321781A (zh) * | 2018-04-17 | 2018-07-24 | 江苏卓胜微电子股份有限公司 | 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块 |
-
2018
- 2018-04-17 CN CN201820544322.6U patent/CN208158113U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108321781A (zh) * | 2018-04-17 | 2018-07-24 | 江苏卓胜微电子股份有限公司 | 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102751968B (zh) | 高压器件及高压晶体管的过压保护方法 | |
CN108321781A (zh) | 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块 | |
CN105281730B (zh) | 电子开关元件和集成传感器 | |
CN104078925B (zh) | 过压保护设备 | |
CN101840918B (zh) | 一种二极管触发的可控硅整流式静电释放保护电路结构 | |
CN108039695B (zh) | 过压保护电路 | |
CN110198029A (zh) | 一种芯片电源过压及反接保护电路及方法 | |
CN102195280A (zh) | 静电放电保护电路和半导体设备 | |
CN104218558B (zh) | 防浪涌高压保护电路 | |
CN208158113U (zh) | 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块 | |
CN107134758B (zh) | 一种空间环境下cmos器件单粒子闩锁效应防护装置 | |
CN208156542U (zh) | 一种偏置电路及基于GaAs PHEMT工艺的集成模块 | |
CN106685384A (zh) | 集成式半导体功率开关器件 | |
CN106786462B (zh) | 一种运放开关型过压保护电路 | |
CN104578034A (zh) | 静电保护电路 | |
CN102931637A (zh) | 一种车载电子部件的电源保护电路 | |
CN107147284A (zh) | 一种保护电路及供电系统 | |
CN102983844B (zh) | 高压功率开关保护装置 | |
CN109638013A (zh) | 一种触发电压连续可调的scr esd放电结构及其触发实现方法 | |
CN205283121U (zh) | 一种浪涌防护器件 | |
CN109274061A (zh) | 一种过流和短路保护电路 | |
CN207868791U (zh) | 一种直流电源保护电路及电子设备 | |
CN2671286Y (zh) | 一种实现esd防护的二极管电路 | |
CN211063338U (zh) | 一种紧凑型放大器供电端口静电保护电路 | |
CN204068213U (zh) | 一种锂电池保护系统及其过流检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |