CN208063445U - 一种阻抗匹配装置 - Google Patents

Abstract

本实用新型实施例提供了一种阻抗匹配装置，包括：处理器、通断开关、输出端负载、电阻匹配单元与阻抗测量单元，其中，所述通断开关，连接在所述电阻匹配单元与所述输出端负载之间，用于控制两者的连接状态；所述阻抗测量单元，连接在所述处理器与所述通断开关、以及所述处理器与输出端负载之间，用于测量所述电阻匹配单元以及所述输出端负载的阻抗值；所述处理器，与所述电阻匹配单元、所述阻抗测量单元以及通断开关相连，用于获取所述电阻匹配单元与所述输出端负载之间的阻抗差值，并发送阻抗匹配指令；所述电阻匹配单元，连接在所述处理器与所述通断开关之间，用于依据所述阻抗匹配指令，连接匹配电阻。实现了设备内外阻抗差，进行阻抗匹配效果。

Description

一种阻抗匹配装置

技术领域

本实用新型涉及一种阻抗匹配装置，更具体地，涉及一种实现音频设备与输出端负载的阻抗匹配装置。

背景技术

随着网络科技的快速发展，视频会议、视频教学等双向通信在用户的生活、工作、学习等方面广泛普及，并且在生活工作应用中发挥了积极的作用，所以，进一步的，在紧急突发事件发生时，高品质通信画面的视频通信显得尤为重要。

其中，在视频或音频通信终端设备在现场部署时，需要接入模拟音频设备，其中主要是输出端接入音响或者调音台为主，因为是模拟音频设备，当接入不同的驱动设备时，外接负载也会随之发生变化，而当音频输出端口外接的音频设备与自身阻抗出现阻抗失衡的情况下，会出现音频信号过大、过小或者失真的情况，给用户造成较差的使用体验。

实用新型内容

鉴于上述问题，提出了本实用新型实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种阻抗匹配装置。

为了解决上述问题，本实用新型实施例公开了一种阻抗匹配装置，包括：处理器、通断开关、输出端负载、电阻匹配单元与阻抗测量单元，用于实现音频设备与输出端负载的阻抗匹配，其中，

所述通断开关，连接在所述电阻匹配单元与所述输出端负载之间，用于根据所述处理器的控制指令，控制所述电阻匹配单元与输出端负载的连接状态；

所述阻抗测量单元，连接在所述处理器与所述通断开关、以及所述处理器与输出端负载之间，用于接收所述处理器发送的所述阻抗测量指令，测量所述电阻匹配单元阻抗值、以及所述输出端负载的阻抗值；

所述处理器，与所述电阻匹配单元、所述阻抗测量单元以及通断开关相连，用于在所述电阻匹配单元与输出端负载之间断开连接时，向所述阻抗测量单元发送阻抗测量指令，以及，获取所述阻抗测量单元测量的所述电阻匹配单元阻抗值与所述输出端负载的阻抗值，并依据两者之间的阻抗差值发送阻抗匹配指令到所述电阻匹配单元；

所述电阻匹配单元，连接在所述处理器与所述通断开关之间，用于接收所述处理器发送的阻抗匹配指令，并根据所述指令选择与所述阻抗差值匹配的电阻，并建立连接。

本实用新型实施例包括以下优点：

本实用新型实施例在实现音频设备与输出端负载的阻抗匹配，实现音频设备与输出端负载断开时，测量音频设备自身的内阻，在得出数据后，当外部有输出负载接入时，测量外部设备的阻抗得到数据，通过在处理器内部对这两个数据进行比较，得出阻抗匹配的方式，然后控制电阻匹配单元连接阻抗匹配的电阻。实现了根据音频设备内部阻抗值与输出端负载之间阻抗值之差，自动进行阻抗匹配，具备简单高效匹配阻抗，提高用户使用体验的效果。

附图说明

图1是本实用新型的一种阻抗匹配装置的结构框图；

图2是本实用新型的电阻匹配单元结构框图；

图3是本实用新型的电阻阵列结构示意图；

图4是本实用新型的电阻匹配单元结构框图；

图5是本实用新型的IO电阻配置模块示意图；

图6是本实用新型的阻抗测量单元结构框图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

名词解释：

阻抗匹配，impedance matching，信号源内阻与所接传输线的特性阻抗大小相等且相位相同，或传输线的特性阻抗与所接负载阻抗的大小相等且相位相同，分别称为传输线的输入端或输出端处于阻抗匹配状态，简称为阻抗匹配。否则，便称为阻抗失配。有时也直接叫做匹配或失配。

本文中所述阻抗匹配问题均是低频状态下的分析。

阻抗匹配原理：阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹配分为低频和高频两种情况讨论。我们先从直流电压源驱动一个负载入手。由于实际的电压源，总是有内阻的，我们可以把一个实际电压源，等效成一个理想的电压源跟一个电阻r串联的模型。假设负载电阻为R，电源电动势为U，内阻为r，那么我们可以计算出流过电阻R的电流为：I＝U/(R+r)，可以看出，负载电阻R越小，则输出电流越大。负载R 上的电压为：Uo＝IR＝U/[1+(r/R)]，可以看出，负载电阻R越大，则输出电压 Uo越高。再来计算一下电阻R消耗的功率为：

P＝I2×R＝[U/(R+r)]2×R＝U2×R/(R2+2×R×r+r2)

＝U2×R/[(R-r)2+4×R×r]

＝U2/{[(R-r)2/R]+4×r}

对于一个给定的信号源，其内阻r是固定的，而负载电阻R则是由我们来选择的。注意式中[(R-r)2/R]，当R＝r时，[(R-r)2/R]可取得最小值0，这时负载电阻R上可获得最大输出功率Pmax＝U2/(4×r)。即，当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，即为阻抗匹配。

根据上述描述的阻抗匹配原理，本实用新型利用阻抗测量单元在音频设备中测量设备内阻，和输出端外阻，并计算两者之间的差值，选择匹配的电阻连接，实现内外阻值相当，进而获取最大输出功率，达到阻抗匹配的目的。

参照图1，示出了本实用新型的一种阻抗匹配装置的结构框图，包括：

阻抗匹配装置，包括：处理器100、通断开关102、输出端负载103、电阻匹配单元101和阻抗测量单元104，用于实现音频设备与输出端负载的阻抗匹配，其中，

所述通断开关102，连接在所述电阻匹配单元101与所述输出端负载103 之间，用于根据所述处理器100的控制指令，控制所述电阻匹配单元101与输出端负载103的连接状态；

本实用新型实施例中，通断开关，也叫通断选择器，连接在电阻匹配单元与所述输出端负载之间，当开关断开时，电阻匹配单元与所述输出端负载处于断开状态，当开关闭合时，电阻匹配单元与所述输出端负载处于连接状态。

通常情况下，由于测量电阻阻值需要电路处于断开状态，所以通断开关的默认状态是断开状态。

所述阻抗测量单元104，连接在所述处理器100与所述通断开关102、以及所述处理器100与输出端负载103之间，用于接收所述处理器100发送的所述阻抗测量指令，测量所述电阻匹配单元101阻抗值、以及所述输出端负载103的阻抗值；

本实用新型实施例中，阻抗测量单元用来测量电路设备内阻和外接设备外阻，即阻抗匹配单元的阻抗值和外接设备的阻抗值。

实际应用中，在通断开关断开时，阻抗测量单元开始测量图1中的电阻匹配单元的阻抗值r，并且在输出端负载存在的情况下，测量输出端负载的阻抗值R，并发送R和r值到处理器。

所述处理器100，与所述电阻匹配单元101、所述阻抗测量单元104以及通断开关102相连，用于在所述电阻匹配单元101与输出端负载103之间断开连接时，向所述阻抗测量单元104发送阻抗测量指令，以及，获取所述阻抗测量单元104测量的所述电阻匹配单元101的阻抗值与所述输出端负载 103的阻抗值，并依据两者之间的阻抗差值发送阻抗匹配指令到所述电阻匹配单元101；

实际应用中，当输出接口没有负载接入时，测得的阻抗为无穷大，当有负载接入时，可以测得阻抗值。处理器会对得到的阻抗值进行轮询，当阻抗值开始变化时开始进行记录，直到稳定不再变化，对其进行记录，得到输出端负载阻抗R。

进一步地，处理器得到R-r的值Z，开始进行阻抗匹配工作，根据Z值发送阻抗匹配指令到电阻匹配单元，控制电阻匹配单元与Z最近的值对应的电阻相连，从而达到阻抗匹配。

所述电阻匹配单元101，连接在所述处理器100与所述通断开关102之间，用于接收所述处理器100发送的阻抗匹配指令，并根据所述指令选择与所述阻抗差值匹配的电阻，并建立连接。

本实用新型实施例中，电阻匹配单元接收到处理器发送的阻抗匹配指令，并连接匹与该指令中Z值相当的电阻，实现内阻与外阻最接近的目的。

可选地，参照图2，示出了本实用新型的电阻匹配单元结构框图，包括：

所述电阻匹配单元101，包括可编程门阵列1011和电阻阵列1012，所述可编程门阵列用于根据所述处理器发送的阻抗匹配指令，在所述电阻阵列中选择与所述阻抗差值匹配的电阻，并建立连接。

在实际应用中，电阻匹配单元设置有可编程门阵列FPGA，和电阻阵列，可编程门阵列接收到阻抗匹配指令后，与电阻阵列中匹配电阻连接，实现阻抗匹配。

可选地，参照图3，所述电阻阵列1012具备多个不同阻值的电阻。

在实际应用中，如图3所示的，电阻阵列是由多个不同阻值的电阻排列而成，当需要改变电阻匹配单元的阻值时，就利用FPGA连接电阻阵列中不同的电阻，或者电阻组合来实现。

可选地，参照图4，所述可编程门阵列1011中设置有IO电阻配置模块 10111，用于根据所述阻抗匹配指令中的阻抗差值分别连接所述电阻阵列中的各电阻。

在实际应用中，在实际应用中，可编程门阵列中设置有IO电阻配置模块，即通用输入输出接口，电阻阵列通过该接口与FPGA连接，并且FPGA 根据接收到的阻抗匹配指令中，电阻匹配单元的阻抗值与输出端负载的阻抗值之差Z，选择电阻阵列中与Z最接近的电阻或电阻组合，通过IO电阻配置模块进行连接。

可选地，所述IO电阻配置模块10111与所述电阻阵列1012中各电阻的连接包括并联连接和串联连接。

可选地，若所述阻抗差值大于0，则所述电阻匹配单元与所述电阻阵列中任一电阻或多个电阻并联连接。

可选地，若所述阻抗差值小于0，则所述电阻匹配单元与所述电阻阵列中任一电阻或多个电阻串联连接。

本实用新型实施例中，如图5所示，为IO电阻配置模块示意图，当阻抗差值Z大于0，则说明电阻匹配单元的电阻大于输出端负载的电阻，此时为了阻抗匹配，则需要降低阻抗匹配单元的阻抗值，所以需要阻抗匹配单元中的FPGA选择与阻抗差值相当的电阻进行并联。

如果阻抗差值Z小于0，则说明电阻匹配单元的电阻小于输出端负载的电阻，此时为了阻抗匹配，则需要增大阻抗匹配单元的阻抗值，所以需要阻抗匹配单元中的FPGA选择与阻抗差值相当的电阻进行串联。

可选地，与所述电阻匹配单元连接的任一电阻的阻值，或多个电阻阻值，与所述阻抗差值无限接近。

在实际应用中，例如，当FPGA需要连接的电阻阻值和电阻阻值为10 欧，电阻阵列中的并没有单个阻值为10欧的电阻，那么就需要与多个电阻阻值组合连接，比如说几个电阻的串联5欧姆+3欧姆+2欧姆+1欧姆的方式进行匹配，如果不能形成完全10欧等值的电阻组合，则连接与10欧最接近的电阻组合，以实现电阻匹配。

可选地，参照图6，所述阻抗测量单元104包括电压测量芯片1041和电流测量芯片1042。

可选地，所述阻抗测量单104通过所述电压测量芯片1041测量的所述电阻匹配单元101的电压值与所述输出端负载103的电压值、以及所述电流测量芯片1042测量的电阻匹配单元101的电流值与所述输出端负载103的电流值，获得所述电阻匹配单元101的阻抗值与所述输出端负载103的阻抗值，并发送至所述处理器。

本发明实施例中，在通断开关断开状态时，电压测量芯片和电流测量芯片分别测量电阻匹配单元的电压值和电流值后，计算出阻抗值发送至服务器，同样地，电压测量芯片和电流测量芯片分别测量输出端负载的电压和电流值后，计算出阻抗值发送至处理器，由处理器计算两者的阻抗值差，并根据阻抗差值发送阻抗匹配指令至电阻匹配单元，实现阻抗匹配。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

尽管已描述了本实用新型实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种阻抗匹配装置，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (10)

1.一种阻抗匹配装置，其特征在于，包括：处理器、通断开关、输出端负载、电阻匹配单元与阻抗测量单元，用于实现音频设备与输出端负载的阻抗匹配，其中，

所述通断开关，连接在所述电阻匹配单元与所述输出端负载之间，用于根据所述处理器的控制指令，控制所述电阻匹配单元与输出端负载的连接状态；

所述阻抗测量单元，连接在所述处理器与所述通断开关、以及所述处理器与输出端负载之间，用于接收所述处理器发送的所述阻抗测量指令，测量所述电阻匹配单元阻抗值、以及所述输出端负载的阻抗值；

所述处理器，与所述电阻匹配单元、所述阻抗测量单元以及通断开关相连，用于在所述电阻匹配单元与输出端负载之间断开连接时，向所述阻抗测量单元发送阻抗测量指令，以及，获取所述阻抗测量单元测量的所述电阻匹配单元阻抗值与所述输出端负载的阻抗值，并依据两者之间的阻抗差值发送阻抗匹配指令到所述电阻匹配单元；

所述电阻匹配单元，连接在所述处理器与所述通断开关之间，用于接收所述处理器发送的阻抗匹配指令，并根据所述指令选择与所述阻抗差值匹配的电阻，并建立连接。

2.根据权利要求1所述的阻抗匹配装置，其特征在于，

所述电阻匹配单元，包括可编程门阵列和电阻阵列，所述可编程门阵列用于根据所述处理器发送的阻抗匹配指令，在所述电阻阵列中选择与所述阻抗差值匹配的电阻，并建立连接。

3.根据权利要求1所述的阻抗匹配装置，其特征在于，所述电阻阵列具备多个不同阻值的电阻。

4.根据权利要求2所述的阻抗匹配装置，其特征在于，所述可编程门阵列中设置有IO电阻配置模块，用于根据所述阻抗匹配指令中的阻抗差值分别连接所述电阻阵列中的各电阻。

5.根据权利要求4所述的阻抗匹配装置，其特征在于，所述IO电阻配置模块与所述电阻阵列中各电阻的连接包括并联连接和串联连接。

6.根据权利要求4所述的阻抗匹配装置，其特征在于，若所述阻抗差值大于0，则所述电阻匹配单元与所述电阻阵列中任一电阻或多个电阻并联连接。

7.根据权利要求4所述的阻抗匹配装置，其特征在于，若所述阻抗差值小于0，则所述电阻匹配单元与所述电阻阵列中任一电阻或多个电阻串联连接。

8.根据权利要求6或7所述的阻抗匹配装置，其特征在于，与所述电阻匹配单元连接的任一电阻的阻值，或多个电阻阻值，与所述阻抗差值无限接近。

9.根据权利要求1所述的阻抗匹配装置，其特征在于，所述阻抗测量单元包括电压测量芯片和电流测量芯片。

10.根据权利要求9所述的阻抗匹配装置，其特征在于，所述阻抗测量单元通过所述电压测量芯片测量的所述电阻匹配单元电压值与所述输出端负载的电压值、以及所述电流测量芯片测量的电阻匹配单元的电流值与所述输出端负载的电流值，获得所述电阻匹配单元的阻抗值与所述输出端负载的阻抗值，并发送至所述处理器。