CN208062049U - 北斗一体化封装电路 - Google Patents

北斗一体化封装电路 Download PDF

Info

Publication number
CN208062049U
CN208062049U CN201720708461.3U CN201720708461U CN208062049U CN 208062049 U CN208062049 U CN 208062049U CN 201720708461 U CN201720708461 U CN 201720708461U CN 208062049 U CN208062049 U CN 208062049U
Authority
CN
China
Prior art keywords
ceramic substrate
big dipper
speak
integrative packaging
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720708461.3U
Other languages
English (en)
Inventor
于欢
黄勇
熊锦康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Bohai Microsystem Co Ltd
Original Assignee
Suzhou Bohai Microsystem Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Bohai Microsystem Co Ltd filed Critical Suzhou Bohai Microsystem Co Ltd
Priority to CN201720708461.3U priority Critical patent/CN208062049U/zh
Application granted granted Critical
Publication of CN208062049U publication Critical patent/CN208062049U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型提供北斗一体化封装电路，包括：主要载体为多层陶瓷基板；位于该陶瓷基板的下方开腔结构，其开腔内设置的芯片安装，位于其内部；位于该陶瓷基板上方的开腔，其顶部开腔内部设置芯片安装，位于其内部；位于顶部开腔层顶层盖板，其顶层盖板设置芯片安装；位于上方表面的芯片安装；位于陶瓷基板中间层，其内部设置的微波无源器件；位于多层陶瓷基板，其内部设置多层金属线路和金属过孔；位于陶瓷基板上方的金属屏蔽盖板。该陶瓷基板的多层金属线路，分别适用于信号的传输和多异质芯片的组装基板，并保证元器件间的信号隔离，最终实现北斗多异质芯片封装的一体化封装。

Description

北斗一体化封装电路
技术领域
本实用新型涉及一体化封装电路，特别涉及射频基带一体化集成的封装方法。
背景技术
现有的北斗射频基带一体化电路，由于受射频和基带芯片不同材料制程的限制，无法实现SOC的高灵敏度集成要求。常规的SIP工艺通常由PCB基板，通过芯片堆叠组装而成，其结构参见图1，其大致包括：位于底部的PCB基板1；位于该PCB基板上方的芯片201，设置BGA焊球3，位于其上方的PCB基板2；其PCB基板2上方安装芯片301，以及位于该芯片301上方堆叠芯片302。现有的这种结构，信号的传输会受到多异质芯片201，301,302的影响，信号干扰较大，201,301,302异质芯片间干扰较大，无法大规模集成，无法解决多芯片集成带来的信号完整性问题。
发明内容
本实用新型要解决的技术问题，在于提供一种北斗一体化封装电路结构，可以使北斗多异质芯片高密度集成，并使信号完整性得到改善。
为了实现上述目的，本实用新型提出一种北斗多异质芯片一体化封装电路，包括：位于主体的多层陶瓷基板；位于该陶瓷基板的下方开腔结构，其开腔内设置的元器件安装，位于其内部；位于该陶瓷基板上方的开腔，其顶部开腔内部设置元器件安装，位于其内部；位于顶部开腔层顶层盖板，其顶层盖板设置元器件安装；位于上方表面的元器件安装；位于陶瓷基板中间层，其内部设置的微波无源器件；位于多层陶瓷基板，其内部设置多层金属线路和金属过孔；位于陶瓷基板上方的金属屏蔽盖板。
在一个实施例中，该北斗多异质芯片一体化封装电路还包括：位于该基板中，布置的大规模金属线路，金属化通孔。
该多层陶瓷基板包括25层，该上层区域由处于上方的9层构成，该下层区域由处于下方的12层构成。
该多层陶瓷基板是LTCC材质的。
该多层陶瓷基板的电介常数为7.3，介质损耗为0.002，该多层电路板的每层厚度为0.096毫米。
该北斗多异质芯片一体化封装电路上的最小线宽为0.1mm；最小间距为0.2mm；最小孔径为0.15mm。
该北斗多异质芯片一体化封装电路内部芯片是粘片键合封装的，其引脚设置在该多异质芯片电路的底面与侧面。
该至少一元器件是以表面粘片键合的方式装设在该至少一开腔的底部，并且该至少一元器件的顶部是不超出该上层区域的上表面的。
与现有技术相比，本实用新型的北斗一体化封装电路，通过采用多层陶瓷基板，并在上层区域形成开腔以收容元器件，可减少模块的体积，改善系统性能。本实用新型的北斗一体化封装电路，通过内埋隔墙结构和金属屏蔽结构，可以使无线信号的传输性能得到改善。本实用新型的北斗一体化封装电路，通过陶瓷气密特性和金属屏蔽体的气密封装结构，可以使北斗一体化封装电路的气密等级得到提高，适用恶劣环境的应用。
附图说明
图1是现有的多芯片封装电路的结构示意图。
图2是本实用新型的北斗一体化封装电路实施例一的结构示意图。
图3是本实用新型的北斗一体化封装电路实施例二的结构示意图。
图4时本实用新型的北斗一体化封装电路电原理图。
其中，附图标记说明如下：1 PCB底板1、2 PCB基板2、201芯片1、202电阻器、203电感器、204芯片2、205电容器、3 BGA焊球、301 芯片3、302 芯片4、303 金属屏蔽墙、304 芯片5、305 芯片6、306 芯片7、307 芯片8、308 陶瓷基板、4、多层陶瓷基板、401 滤波器、402 多工器、403 功分器、404 巴伦变换器、405 滤波器、406 内埋屏蔽墙、5 金属盖板。
具体实施方式
为了详细说明本实用新型的构造及特点所在，兹举以下较佳实施例并配合附图说明如下。
参见图2，本实用新型的北斗一体化封装电路实施例一大致包括：
多层陶瓷基板和设置在该多层陶瓷基板中间层的的滤波器401、多工器402、功分器403、巴伦变换器404等，该多层电路板划分成一上层区域和一下层区域，该裸芯片设置在该上层区域，该表贴器件电容、电感、电感设置在该下层区域，该上层区域设置有至少一盆腔以装设至少一元器件，并可在该元器件表面上堆叠芯片。该上层区域的上表面是能够装设至少一有源器件的。
所述的该北斗一体化封装电路是指将接收到的北斗卫星信号进行接收、放大、滤波、变频、模数转换、数字基带处理，或者，将基带输出的发射信号进行数模转换、变频、滤波、放大功能。需要说明的是，这里所说的多工器、滤波器、巴伦变换器电路设置在该陶瓷基板内部是指构成的多工器、滤波器、巴伦变换器的线路及一些被动元件在中间层区域中实现，多工器、滤波器、巴伦变换器实现中所涉及到的有源器件以及一些不便在下层区域直接实现的元器件，则还是需要设置在该上层区域的上表面上和/或盆腔中；类似地，这里所说的射频电路设置在该上层区域是指构成的射频电路的线路及数字电路的线路和一些被动元件在上层区域中实现，一体化电路实现中所涉及到的有源器件以及一些不便在中间层区域直接实现的元器件，则还是需要设置在该上层区域的上表面上和/或盆腔中。
所述的北斗一体化封装电路，包括：GaAs低噪声放大器、SAW滤波器、GaAs射频开关、SiGe射频变频器、模数转换器、基带芯片、以及LTCC射频无源器件、电容、电阻、电感等。
参见图2所示的本实用新型的北斗一体化封装电路实施例1，其适用于通信卫星的射频信号传输，其包括射频信号，根据实际应用的需要可以包含多个通道，以将多个通道的信号进行合成，或者将一个信号分配到多个通道。
实施例2：参见图3，与实施例1区别在于：所述底层的元器件204可以是裸芯片，顶层元器件307也可以是裸芯片。封装体为气密封装，延长了封装器件的使用寿命。
优选地，该介质层4为低温烧结陶瓷材质。在其他实施例中，该介质层4也可以是其它介质材质。
与现有技术相比，本实用新型的北斗一体化封装电路的有益效果包括：通过采用多层陶瓷基板，并在上层区域形成盆腔以埋置元器件，并结合微组装工艺，实现多芯片的堆叠工艺，中间层埋置多种微波无源器件，包括：多工器、滤波器、功分器、巴伦变换器等，下层开腔以组装元器件，实现北斗一体化封装电路的三维组装，利用陶瓷多层走线和过孔结构，实现较好的电磁屏蔽，占用体积较小，信号完整性较好。
虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所做的等效的修饰以及变化，都应当涵盖本实用新型的权利要求所保护的范围内。
总之，以上仅为本实用新型之较佳实施例，意在进一步说明本实用新型，而非对其进行限定。凡根据上述之文字和附图所公开的内容进行的简单的替换，都在本专利的权利保护范围之列。

Claims (10)

1.一种北斗一体化封装电路，其特征在于，包括：主体的多层陶瓷基板；位于该陶瓷基板的下方开腔结构，其开腔内设置的元器件安装，位于其内部；位于该陶瓷基板上方的开腔，其顶部开腔内部设置芯片安装，位于其内部；位于顶部开腔隔板，其顶层隔板设置芯片安装；位于陶瓷基板上方表面的元器件安装；位于陶瓷基板中间层，其内部设置的微波无源器件；位于多层陶瓷基板，其内部设置多层金属线路和金属过孔；位于陶瓷基板内部和表面的金属隔墙结构；位于陶瓷基板上方的金属屏蔽盖板。
2.根据权利要求1所述的北斗一体化封装电路，其特征在于：还包括：位于该基板中，布置的大规模金属线路，金属化通孔。
3.根据权利要求1所述的北斗一体化封装电路，其特征在于：该多层陶瓷基板包括25层，该陶瓷基板上方的开腔由处于上方的9层构成，该陶瓷基板的下方开腔结构由处于下方的12层构成。
4.根据权利要求3所述的北斗一体化封装电路，其特征在于：该多层陶瓷基板是LTCC材质的。
5.根据权利要求4所述的北斗一体化封装电路，其特征在于：该多层陶瓷基板的电介常数为7.3，介质损耗为0.002，该多层陶瓷基板的每层厚度为0.096毫米。
6.根据权利要求1所述的北斗一体化封装电路，其特征在于：该北斗一体化封装电路上的最小线宽为0.1mm；最小间距为0.1mm；最小孔径为0.1mm。
7.根据权利要求1所述的北斗一体化封装电路，其特征在于：该北斗一体化封装电路是粘片键合封装的，其引脚设置在该北斗一体化封装电路的底面与侧面。
8.根据权利要求1所述的北斗一体化封装电路，其特征在于：该芯片是以表面粘片键合的方式装设在该陶瓷基板上方的开腔的底部，并且该芯片的顶部是不超出该陶瓷基板上方的开腔的上表面的。
9.根据权利要求1所述的北斗一体化封装电路，其特征在于：该北斗一体化封装电路是指集成射频芯片和数字芯片，包括多种材料的半导体材料，射频电路完成射频信号的放大、滤波以及下变频，数字电路完成数字解调和电文处理。
10.根据权利要求7所述的北斗一体化封装电路，其特征在于：所述引脚具有信号传输和供电功能。
CN201720708461.3U 2017-06-19 2017-06-19 北斗一体化封装电路 Active CN208062049U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720708461.3U CN208062049U (zh) 2017-06-19 2017-06-19 北斗一体化封装电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720708461.3U CN208062049U (zh) 2017-06-19 2017-06-19 北斗一体化封装电路

Publications (1)

Publication Number Publication Date
CN208062049U true CN208062049U (zh) 2018-11-06

Family

ID=63996486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720708461.3U Active CN208062049U (zh) 2017-06-19 2017-06-19 北斗一体化封装电路

Country Status (1)

Country Link
CN (1) CN208062049U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248513A (zh) * 2017-06-19 2017-10-13 苏州博海创业微系统有限公司 北斗一体化封装电路
CN111564430A (zh) * 2020-06-19 2020-08-21 青岛歌尔智能传感器有限公司 系统级封装结构和电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248513A (zh) * 2017-06-19 2017-10-13 苏州博海创业微系统有限公司 北斗一体化封装电路
CN111564430A (zh) * 2020-06-19 2020-08-21 青岛歌尔智能传感器有限公司 系统级封装结构和电子设备

Similar Documents

Publication Publication Date Title
CN107248513A (zh) 北斗一体化封装电路
CN1663120B (zh) 具有一个多层衬底的电子组件
US7489914B2 (en) Multi-band RF transceiver with passive reuse in organic substrates
US6822534B2 (en) Laminated electronic component, laminated duplexer and communication device
US6324755B1 (en) Solid interface module
US5065123A (en) Waffle wall-configured conducting structure for chip isolation in millimeter wave monolithic subsystem assemblies
Heyen et al. Novel LTCC/BGA modules for highly integrated millimeter-wave transceivers
US9661739B2 (en) Electronic modules having grounded electromagnetic shields
US9099987B2 (en) Filter arrangement and method for producing a filter arrangement
CN105846841B (zh) 硅基三维立体集成接收前端
CN113838845B (zh) 一种基于三维堆叠气密封装的tr组件及组装方法
CN208062049U (zh) 北斗一体化封装电路
CN101499785A (zh) 设置有功率放大器的高频模块
CN111564426A (zh) 射频前端模组、射频通信装置和电子设备
JP5630697B2 (ja) 電子部品
CN108091969B (zh) 一种高隔离度微波收发组件
CN206673954U (zh) 基于微波数字复合基板技术的多芯片射频收发装置
US8791369B2 (en) Electronic component
KR101951653B1 (ko) 마이크로파 모듈 및 그의 패키지 방법
US20150036306A1 (en) Rdl system in package
JP2010010765A (ja) 移動通信端末用電子回路モジュール及びこれを備えた移動通信端末用回路
CN212113714U (zh) 射频前端模组、射频通信装置和电子设备
JPH08162559A (ja) マイクロ波集積回路
KR100541079B1 (ko) 세라믹 패키지 및 그 제조방법
US7471146B2 (en) Optimized circuits for three dimensional packaging and methods of manufacture therefore

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant