CN207799017U - 芯片测试治具与系统 - Google Patents

Abstract

本实用新型部分实施方式提供了一种芯片测试治具与系统。芯片测试治具包括能够相对移动的载台与测试组件，载台用于放置至少一待测芯片，芯片测试治具还包括压力检测装置和行程检测装置的至少其中之一；当芯片测试治具包括压力检测装置时，压力检测装置设置于载台上对应于待测芯片位置，压力检测装置用于输出待测芯片受测试组件按压的压力值，以供控制装置在判定出压力值异常时触发保护机制；当芯片测试治具包括行程检测装置时，行程检测装置固定在测试组件或载台上，且用于输出测试组件与载台之间的行程信息，以供控制装置在判定出行程信息异常时触发保护机制。本实用新型中，可以有效避免芯片被压坏；同时，可以避免对测试治具造成损伤。

Description

芯片测试治具与系统

技术领域

本实用新型涉及芯片测试技术领域，特别涉及一种芯片测试治具与系统。

背景技术

随着以手机为代表的电子设备的飞速发展，大幅提升了对指纹、触控、物联网等芯片的需求。为了追求外观的个性化，各大厂商不断将电子设备设计的更加轻薄，条状芯片也随之越做越薄，单颗芯片也越做越小，这也导致条状芯片在物理特性上比较脆弱。因此，在对条状芯片进行测试时，若测试设备的运动行程异常，很容易损坏芯片。

现有的芯片测试治具，在测试的垂直行程方向上，于夹具两边加装两组硬限位装置，在设有芯片的基板与装有多个探针的底座即将碰撞时，硬限位装置先抵住载台，从而防止芯片被压坏。

发明人发现现有技术至少存在以下问题：现有的芯片测试治具中，硬限位装置在行程上或测量上出现细微误差，都可能会压坏芯片。另外，在过压时仍会持续按压，硬限位装置长期与载台抵持后，会损坏夹具并造成载台损伤。

实用新型内容

本实用新型部分实施方式的目的在于提供一种芯片测试治具与系统，在测试过程中，可以有效避免芯片被压坏；同时，可以避免对测试治具造成损伤。

本实用新型实施方式提供了一种芯片测试治具，包括能够相对移动的载台与测试组件，载台用于放置至少一待测芯片，测试组件用于按压待测芯片以进行测试；芯片测试治具还包括压力检测装置和行程检测装置的至少其中之一；当芯片测试治具包括压力检测装置时，压力检测装置设置于载台上对应于待测芯片位置，压力检测装置用于输出待测芯片受测试组件按压的压力值，以供控制装置在判定出压力值异常时触发保护机制；当芯片测试治具包括行程检测装置时，行程检测装置固定在测试组件或载台上，且用于输出测试组件与载台之间的行程信息，以供控制装置在判定出行程信息异常时触发保护机制。

本实用新型实施方式还提供了一种芯片测试系统，控制装置、以及上述的芯片测试治具；控制装置连接于芯片测试治具。

本实用新型实施方式相对于现有技术而言，在芯片测试治具中加入压力检测装置和行程检测装置的至少其中之一；当在载台上对应于待测芯片位置设置压力检测装置时，能够获取待测芯片受到测试组件按压的压力值，若控制装置判定压力值异常，则触发保护机制；当在测试治具中设置行程检测装置时，能够获取测试组件与载台之间的行程信息，若控制装置判定行程信息异常，则触发保护机制。因此，在测试过程中，可以有效避免芯片被压坏；同时，可以避免对测试治具造成损伤。

另外，当芯片测试治具包括压力检测装置和行程检测装置时，压力检测装置输出压力值且行程检测装置输出行程信息，以供控制装置在判断出压力值与行程信息的对应关系异常时触发保护机制。本实施方式中，当芯片测试治具同时包括压力检测装置和行程检测装置时，相对于仅包括压力检测装置或行程检测装置的情况，在压力值以及行程信息处于正常范围内时，但压力值与行程信息的对应关系异常时触发保护机制，进一步减小待测芯片被压坏的机率。

另外，当芯片测试治具包括压力检测装置时，压力检测装置包括多个压力检测单元；压力检测单元的数目与待测芯片的边数相等，各压力检测单元分别设置在载台上对应于待测芯片的各边的位置。本实施方式提供了一种压力检测装置的具体实现方式，以便于获取更为准确的压力值。

另外，在芯片测试治具中，当芯片测试治具包括行程检测装置时，行程检测装置为距离传感器。本实施方式提供了一种行程检测装置的具体实现方式。

另外，在芯片测试治具中，当芯片测试治具包括行程检测装置时，行程检测装置包括第一行程开关和第二行程开关；当行程检测装置固定于测试组件时，第一行程开关在接触载台时被触发，第二行程开关在接触载台时被触发；当行程检测装置固定于载台时，第一行程开关接触测试组件时被触发，第二行程开关在接触测试组件时被触发；在测试组件与载台相对移动的过程中，第一行程开关较第二行程开关先被触发；第一行程开关被触发且第二行程开关未被触发时，行程检测装置输出表征行程状态正常的信息。本实施方式提供了另一种行程检测装置的具体实现方式。

另外，在芯片测试治具中，载台的表面覆盖有第一缓冲层，待测芯片放置在第一缓冲层上。本实施方式中，在载台的表面覆盖缓冲层，以在出现异常(行程信息和压力值的至少其中之一)时，缓冲测试组件对待测芯片的挤压力。

另外，在芯片测试治具中，测试组件包括夹具、固定于夹具的测试板以及至少一弹性测试头，弹性测试头的数目与待测芯片数目相等；弹性测试头安装在测试板上，且用于与待测芯片接触以对待测芯片进行测试。本实施方式提供了一种测试组件的具体实现方式。

另外，在芯片测试治具中，测试组件还包括安装在夹具上且面对载台的至少一限位块，行程检测装置安装在限位块上且面对载台、或者行程检测装置安装在载台上且面对限位块，行程信息为限位块与载台之间的行程信息。本实施方式中，将行程检测装置安装在限位块中，由于限位块与载台之间的距离较近，从而在相同精度条件下，行程检测装置可以获取更精确的行程信息；另外，将行程检测装置与限位块相结合，从而为待测芯片提供了信号监测和物理结构两种防护，进一步防止其被压坏。

另外，在芯片测试治具中，弹性测试头通过第二缓冲层安装在测试板上。本实施方式于弹性测试头与测试板之间设置第二缓冲层，以在出现异常时，缓冲弹性测试头对待测芯片的挤压力。

另外，在芯片测试治具中，弹性测试头包括固定于测试板的插座以及多根弹性探针；各弹性探针的第一端分别固定于插座，各弹性探针的第二端伸出插座且用于与待测芯片接触。本实施方式提供了一种弹性测试头的具体实现方式。

另外，在芯片测试治具中，插座面对载台的表面开设有容置槽，且容置槽内固定有第三缓冲层，各弹性探针的第一端均通过第三缓冲层固定于插座。本实施方式中，将各弹性探针的第一端均通过第三缓冲层固定于插座，以在弹性探针失灵无法伸缩时，缓冲弹性探针对待测芯片的挤压力。

另外，在芯片测试治具中，插座面对载台的表面覆盖有第四缓冲层。本实施方式中，以在出现异常时，缓冲插座对待测芯片的挤压力。

另外，在芯片测试治具中，限位块与夹具的安装方式为螺旋渐进式。本实施方式中，将限位块的垂直伸缩量转化为旋转的刻度，无需更换夹具便能够随时调节限位块的长度，以满足不同型号芯片的测试需求。

另外，在芯片测试治具中，芯片测试治具还包括支撑架与第一驱动装置，第一驱动装置固定于支撑架且连接于测试组件；第一驱动装置用于驱动测试组件朝向载台移动。

另外，在芯片测试治具中，待测芯片的数目为多个，且多个待测芯片为条状芯片中的一组待测芯片；芯片测试治具还包括用于带动条状芯片运动的传输机构以及连接于传输机构的第二驱动装置，第二驱动装置用于驱动传输机构运动，并带动条状芯片相对于测试组件移动；其中，条状芯片中的多组待测芯片被依次测试。本实施方式提供了待测芯片的具体种类以及待测芯片的具体驱动方式。

另外，在芯片测试系统中，保护机制包括：制动芯片测试治具或控制芯片测试治具返回初始位置；和/或，控制芯片测试系统中的报警装置进行报警。本实施方式提供了保护机制的具体实现方式。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是根据本实用新型第一实施方式中的芯片测试治具的剖面示意图；

图2是根据本实用新型第一实施方式中的测试组件与载台的示意图；

图3是根据本实用新型第二实施方式中的芯片测试治具的剖面示意图；

图4是根据本实用新型第三实施方式中的芯片测试治具的剖面示意图

图5a是根据本实用新型第四实施方式中的在载台的表面覆盖第一缓冲层的示意图；

图5b是根据本实用新型第四实施方式中的弹性测试头通过第二缓冲层安装在测试板上的示意图；

图5c是根据本实用新型第四实施方式中的在插座的容置槽固定第三缓冲层的示意图；

图5d是根据本实用新型第四实施方式中的插座面对载台的表面覆盖有第四缓冲层的示意图；

图6是根据本实用新型第五实施方式中的芯片测试系统的方框示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施方式，对本实用新型部分实施方式进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本实用新型，并不用于限定本实用新型。

本实用新型第一实施方式涉及一种芯片测试治具，用于对待测芯片进行测试，芯片测试治具包括能够相对移动的载台与测试组件，载台用于放置至少一待测芯片，测试组件用于按压待测芯片以进行测试；芯片测试治具还包括压力检测装置和行程检测装置的至少其中之一；当芯片测试治具包括压力检测装置时，压力检测装置设置于载台上对应于待测芯片位置，压力检测装置用于输出待测芯片受测试组件按压的压力值，以供控制装置在判定出压力值异常时触发保护机制；当芯片测试治具包括行程检测装置时，行程检测装置固定在测试组件或载台上，且用于输出测试组件与载台之间的行程信息，以供控制装置在判定出行程信息异常时触发保护机制。

本实施方式相对于现有技术而言，在芯片测试治具中加入压力检测装置和行程检测装置的至少其中之一；当在载台上对应于待测芯片位置设置压力检测装置时，能够获取待测芯片受到测试组件按压的压力值，若控制装置判定压力值异常，则触发保护机制；当在测试治具中设置行程检测装置时，能够获取测试组件与载台之间的行程信息，若控制装置判定行程信息异常，则触发保护机制。因此，在测试过程中，可以有效避免芯片被压坏；同时，可以避免对测试治具造成损伤。

下面对本实施方式的芯片测试治具的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。

本实施方式中的芯片测试治具，请同时参考图1和图2，芯片测试治具用于对待测芯片2进行测试，本实施方式中的待测芯片2为条状芯片中的各芯片；条状芯片包括多组待测芯片，每组待测芯片中包含多个待测芯片2，其中，同一组待测芯片中的多个待测芯片2被同时进行测试。本实施方式中的芯片测试治具应用于对条状芯片的测试，以下均以此为例进行说明；然本实施方式对待测芯片的种类不作任何限制。

芯片测试治具包括相对移动的载台1与测试组件。具体而言，条状芯片放置于载台1上，条状芯片包括基板3以及设置在基板3上的6组待测芯片，每组待测芯片包括3个待测芯片2。需要说明的是，图1、图2中仅示意性描述条状芯片包括的待测芯片组的数目以及每组待测芯片中待测芯片2的数目，然本实施方式对此不作任何限制。

测试组件包括夹具4、固定于夹具4的测试板5以及至少一弹性测试头，弹性测试头的数目与待测芯片2数目相等；本实施方式中，弹性测试头的数目与条状芯片的一组待测芯片中的待测芯片2的数目相等，即弹性测试头的数目也为3个。弹性测试头安装在测试板5上，且用于与待测芯片2接触，以对待测芯片2进行测试。其中，弹性测试头包括固定于测试板5的插座61以及多根弹性探针62；各弹性探针62的第一端分别固定于插座61，各弹性探针62的第二端伸出插座61且用于与待测芯片2接触，以对待测芯片2进行测试。

较佳的，测试组件还包括安装在夹具4上且面对载台1的至少一限位块7。

芯片测试治具还包括支撑架与第一驱动装置(图未示)，第一驱动装置固定于支撑架且连接于测试组件；第一驱动装置例如为步进电机用于驱动测试组件朝向载台1移动，按压待测芯片2以进行测试。具体而言，第一驱动装置连接于测试组件的夹具4，驱动夹具4移动，从而带动弹性测试头朝向载台1移动，弹性测试头按压待测芯片2以进行测试。或者，第一驱动装置也可以连接于载台1，以驱动载台朝向测试组件移动。本实施方式中以第一驱动装置连接于测试组件为例进行说明。

芯片测试治具还包括传输机构(图未示意)，条状芯片放置于载台上；传输机构用于带动条状芯片运动，以使得条状芯片中的每组待测芯片可以被依次传输至测试位置进行测试；其中，测试位置为载台1对应于弹性测试头的位置(如图2中示意的与弹性测试头对应的一组待测芯片所在的位置)。芯片测试治具还包括连接于传输机构的第二驱动装置(图未示意)，第二驱动装置用于驱动传输机构运动，即，驱动传输机构以带动位于传输带上的条状芯片相对于测试组件移动，在一组待测芯片测试完毕后，第二驱动装置驱动传输机构运动以带动条状芯片按预设方向移动，下一组待测芯片被移动到测试位置并进行测试，条状芯片的多组待测芯片被依次测试，直至多组待测芯片均测试完毕。

本实施方式中，芯片测试治具还包括压力检测装置8和行程检测装置9的至少其中之一，具体可分为以下三种情况：

第一种情况，芯片测试治具包括压力检测装置8，压力检测装置8设置于载台1上对应于待测芯片2的位置。具体来说，在载台1上对应于待测芯片2的位置形成一凹槽，以将压力检测装置8固定在凹槽中，且压力检测装置8的表面不低于载台的表面。压力检测装置8用于输出待测芯片2受测试组件按压的压力值，以供控制装置在判定出压力值异常时触发保护机制。其中，压力值异常为压力值大于预设压力值，此时，若继续按压，则可能压坏待测芯片2。

在一个例子中，压力检测装置8包括多个压力检测单元81，压力检测单元81例如为压力传感器，压力检测单元81的数目与待测芯片2的边数相等，各压力检测单元81分别设置在载台1上对应于待测芯片2的各边的位置，例如，待测芯片2为矩形，有4条边，则压力检测单元81的数目为4个(由于重叠，图中仅可见3个)；测试时，测试头的弹性探针62按压待测芯片2的接脚，而待测芯片2的接脚是从其四条边往外延伸的，因此将压力检测单元81设置在待测芯片2的各边的位置可以获得较为准确的压力值。此时，压力值可以为4个压力检测单元81检测得到的压力值的平均值，然不限于此，也可以是4个压力检测单元81检测得到的压力值的中值，然本实施方式对此不作任何限制。

需要说明的是，本实施方式对压力检测装置8的压力检测单元81的数量及设置在载台1中的位置不作任何限制，压力检测单元81也可以为一个，设置在载台1上对应于待测芯片2的中心点的位置。

第二种情况，芯片测试治具包括至少一行程检测装置9，行程检测装置9安装在限位块7上且面对载台1、或者行程检测装置9安装在载台1上且面对限位块7，行程检测装置9用于输出测试组件与载台1之间的行程信息，以供控制装置在判定出行程信息异常时触发保护机制。其中，行程信息为限位块7与载台5之间的行程信息。

行程检测装置9为距离传感器，其安装在限位块7朝向载台1的表面(图中以此为例，然不以此为限)，或者载台1上对应于限位块7的上表面，行程信息为距离传感器获取的载台1与限位块7间的距离值。当该距离值大于预设的距离值时，控制装置判定行程信息异常，触发保护机制。

需要说明的是，本实施方式以及之后的实施方式中，当芯片测试治具包括行程检测装置9时，均以一个行程检测装置9为例，然本实施方式对行程检测装置9的具体数量不作任何限制。

第三种情况，芯片测试治具同时包括压力检测装置8和行程检测装置9时，压力检测装置8输出压力值且行程检测装置9输出行程信息，控制装置判定获取一组压力值以及行程信息(即同一时刻的压力值与行程信息)，在判断出该组压力值与行程信息的对应关系异常时触发保护机制。

需要说明的是，本实施方式中以行程检测装置9安装在限位块7上为例进行说明，然不以此为限，若测试组件中不包括限位块7，则行程检测装置9固定在夹具4上且面对载台1、或者固定在载台1上且面对夹具4。当行程检测装置9安装在限位块7上时，由于限位块7与载台1之间的距离远大于限位块7与载台1之间的距离，从而在相同精度条件下，行程检测装置9获取的距离值相对来说更精确。同时，结合行程检测装置9与限位块7，从而为待测芯片2提供了信息监测和物理防护两种防护，进一步防止其被压坏。

在测试过程中，请参考图1，第一驱动装置驱动夹具4从而带动弹性测试头朝向载台1移动时，弹性测试头与待测芯片2的接触状态，具体如下：

1、未压状态，此时弹性测试头的弹性探针62与待测芯片2未接触，无法对待测芯片2进行测试；公式：H1<H0+H2+H3+H4+H5(弹性探针62未被压缩)，H0>0。其中，H1表示限位块7的高度、H2为测试板5的厚度、H3为插座61的厚度、H4为弹性探针62的长度、H0为弹性探针62与基板3之间的距离、H5为基板3(即待测芯片2)的厚度。

2、欠压状态：此时弹性测试头的弹性探针62与待测芯片2接触，但若对待测芯片2进行测试，测试误判率偏高；公式：H1<H2+H3+H6+H5，0.5×H4≤H6≤H4(弹性探针62的压缩长度大于0且小于弹性探针62的长度的一半)，H0＝0。其中，H6表示压缩后的弹性探针62的长度。

3、良好状态：此时弹性测试头的弹性探针62与待测芯片2接触良好，可以对待测芯片2进行测试，测试结果较为准确；公式：H1<H2+H3+H7+H5，0.1×H4≤H7≤0.5×H4(弹性探针62的压缩长度大于0.1倍的弹性探针62的长度且小于0.9倍的弹性探针62的长度)，H0＝0。其中，H7表示压缩后的弹性探针62的长度。

4、过压状态：此时弹性测试头的弹性探针62与待测芯片2接触过压，可能会损坏芯片，公式：H1＝H2+H3+H8+H5，0≤H8≤0.1×H4(弹性探针62的压缩长度大于0.9倍的弹性探针62的长度且小于弹性探针62的长度)，H0＝0。其中，H8表示压缩后的弹性探针62的长度。

本实用新型第二实施方式涉及一种芯片测试治具，本实施方式与第一实施方式大致相同，主要不同之处在于：请参考图3，本实施方式中的行程检测装置9包括第一行程开关91和第二行程开关92。

行程检测装置9包括第一行程开关91和第二行程开关92；当行程检测装置9固定于测试组件时，第一行程开关91在接触载台1时被触发，第二行程开关92在接触载台时被触发；当行程检测装置9固定于载台1时，第一行程开关91接触测试组件时被触发，第二行程开关92在接触测试组件时被触发。

在测试组件与载台1相对移动的过程中，第一行程开关91较第二行程开关92先被触发；第一行程开关91被触发且第二行程开关92未被触发时，行程信息则为行程检测装置9输出的表征行程状态正常的信息；第一行程开关91被触发且第二行程开关92被触发时，行程信息则为行程检测装置9输出的表征行程状态异常的信息。

当测试组件中包括限位块7时，行程检测装置9安装在限位块7朝向载台1的表面(图中以此为例，然不以此为限)，或者载台1上对应于限位块7的上表面。

当行程检测装置9包括第一行程开关91和第二行程开关92时，第一行程开关91和第二行程开关92均包括一探针和一触发电路；以行程检测装置9安装在限位块7上且面对载台1为例，第一行程开关91的探针伸出限位块7的长度大于第二行程开关92的探针伸出限位块7的长度。

其中，第一驱动装置用于驱动测试组件朝向载台1移动，即，带动限位块7朝向载台1移动的过程中，第一行程开关91的探针先与载台1相接触，第一行程开关91的触发电路导通且第二行程开关92的触发电路未导通，行程检测装置9输出表征行程状态正常的信息，可以表征弹性测试头与待测芯片2处于良好接触状态；测试组件继续朝向载台1移动，第二行程开关92的探针与载台1相接触，此时，第一行程开关91的触发电路导通且第二行程开关92的触发电路导通，行程检测装置9输出表征行程状态异常的信息，可以表征弹性测试头与待测芯片2处于过压接触状态，控制装置触发保护机制。

需要说明的是，本实施方式中是以第一行程开关91和第二行程开关92均包括一探针和一触发电路为例进行说明，然本实施方式对第一行程开关91和第二行程开关92的具体类型不作任何限制。

本实施方式相对于第一实施方式而言，提供了行程检测装置的另外一种实现方式。

本实用新型第三实施方式涉及一种芯片测试治具，本实施方式是在第一实施方式基础上的改进，主要改进之处在于：请参考图4，本实施方式中，限位块7与夹具4的安装方式为螺旋渐进式。

在对不同厚度的待测芯片2进行测试、更换测试头或更换测试板5时，需要重新对芯片测试治具进行校准，即，需要对限位块7的高度进行调节，以满足测试需求。

本实施方式相对于第一实施方式而言，将限位块的垂直伸缩量转化为旋转的刻度，无需更换夹具便能够随时调节限位块的长度，以满足不同型号芯片的测试需求。需要说明的是，本实施方式也可以作为在第二实施方式基础上的细化，可以达到相同的技术效果。

本实用新型第四实施方式涉及一种芯片测试治具，本实施方式是在第一实施方式基础上的改进，主要改进之处在于：在载台上和/或在弹性测试头上添加了缓冲层。

本实施方式中提供了四个例子说明缓冲层的具体设置位置。

第一个例子，请参考图5a，在载台1的表面覆盖第一缓冲层11，第一缓冲层11设置在基板3与载台1之间。其中，第一缓冲层11可以由弹性材料(比如弹簧、弹片等)或软性材料(比如橡胶)构成，以在出现异常，即，插座61与待测芯片2接触时，第一缓冲层11被压缩，缓冲插座61对待测芯片2的挤压力，避免压坏待测芯片2。

第二个例子，请参考图5b，弹性测试头通过第二缓冲层12安装在测试板7上，即，第二缓冲层12设置在弹性测试头的插座61与测试板5之间。其中，第二缓冲层12由弹性材料构成，以在出现异常，即，插座61与待测芯片2接触时，第二缓冲层12被压缩，能够缓冲插座61对待测芯片2的挤压力，避免压坏待测芯片2。

第三个例子，请参考图5c，测试头8的插座61面对载台的表面开设有容置槽，且容置槽内固定有第三缓冲层13，各弹性探针62的第一端均通过第三缓冲层13固定于插座61。其中，第三缓冲层13由弹性材料构成，在弹性探针62失灵无法伸缩时，弹性探针62压缩第三缓冲层13，能够缓冲弹性探针62对待测芯片2的挤压力。

第四个例子，请参考图5d，测试头8的插座61面对载台1的表面覆盖有第四缓冲层14，各弹性探针62穿过第四缓冲层14。其中，第四缓冲层14由软性材料构成，以在出现异常，即，插座61与待测芯片2接触时，第四缓冲层14被压缩，缓冲插座61对待测芯片2的挤压力。

需要说明的是，芯片测试治具可以包括第一缓冲层11、第二缓冲层12、第三缓冲层13、第二缓冲层14的任意之一或任意组合，然本实施方式对此不作任何限制。

本实施方式相对于第一实施方式而言，于芯片测试治具中设置缓冲层，以在行程出现异常或弹性探针失灵无法伸缩时，进一步减小待测芯片被压坏的机率。需要说明的是，本实施方式也可以作为在第二实施方式或第三实施方式基础上的改进，可以达到同样的技术效果。

本实用新型第五实施方式涉及一种芯片测试系统，用于对待测芯片进行测试。请参考图6，芯片测试系统包括控制装置以及第一实施方式至第四实施方式任一实施方式中的芯片测试治具，控制装置连接于芯片测试治具。

控制装置包第一主机110、第二主机120以及测试机130。第一主机110连接于第一驱动装置140、第二驱动装置150，以及压力检测装置8和行程检测装置9的至少其中之一。第二主机120通过测试机130连接于测试板5，第一主机110与第二主机120通信连接。其中，第一主机110与第二主机120均可以是个人电脑；测试机130为包含多种测试功能的电路模块。另外，在其他实施方式中，控制装置也可以是一个主机，即可以将第一主机110、第二主机120及测试机130的功能集成在一个设备中。

下面对测试过程进行详细介绍，其中，以待测芯片2的数目为多个且多个待测芯片2为条状芯片中的一组待测芯片，具体如下：

1、第一主机110根据预设控制参数控制第一驱动装置140驱动测试组件朝向载台1移动，即，带动弹性测试头朝向载台1移动，使得弹性测试头运动预设距离，按压处于测试位置的一组待测芯片2。例如第一驱动装置140为步进电机，则控制参数为步进电机的行程参数。

当芯片测试治具包括压力检测装置8时，第一主机110接收压力检测装置8输出的待测芯片2受测试组件(即，弹性测试头的弹性探针62)按压的压力值，并在判定出压力值异常时触发保护机制。

当芯片测试治具包括行程检测装置9时，第一主机110接收行程检测装置9输出的测试组件与载台1(以行程检测装置9安装在限位块7上为例，然不以此为限)之间的行程信息，并在判定出行程信息异常时触发保护机制。

当芯片测试治具同时包括压力检测装置8和行程检测装置9时，第一主机110同时接收压力检测装置8输出的压力值且行程检测装置9输出的行程信息，并在判断出该组压力值与行程信息的对应关系异常时触发保护机制。

保护机制包括：制动芯片测试治具或控制芯片测试治具返回初始位置；和/或，控制芯片测试系统中的报警装置进行报警。保护机制具体包括以下五种情况：

第一种情况，制动芯片测试治具。

第二种情况，控制芯片测试治具返回初始位置。

第三种情况，控制芯片测试系统中的报警装置进行报警。

第四种情况，制动芯片测试治具并并控制芯片测试系统中的报警装置进行报警

第五种情况，控制芯片测试治具返回初始位置并控制芯片测试系统中的报警装置进行报警。

其中，当芯片测试系统中包括报警装置时，报警装置可以安装在芯片测试治具上。

2、当弹性测试头运动到预设距离时，第一主机110判定弹性测试头与待测芯片2处于良好接触状态时，第一主机110发送信号到第二主机120，以告知第二主机120可以开始测试；第二主机120控制测试机130对一组待测芯片进行测试，测试项目包括但不限于电压、电流、功耗等。

3、当测试机130完成对该组待测芯片的测试后，第二主机120发送信号到第一主机110，第一主机110控制第一驱动装置140驱动测试组件回到初始位置，并控制第二驱动装置150驱动传输机构运动以带动条状芯片按预设方向移动，使得下一组待测芯片被移动到测试位置，并进行测试；重复上述过程直至条状芯片的多组待测芯片均测试完毕。

本实施方式相对于现有技术而言，在芯片测试治具中加入压力检测装置和行程检测装置的至少其中之一；当在载台上对应于待测芯片位置设置压力检测装置时，能够获取待测芯片受到测试组件按压的压力值，若控制装置判定压力值异常，则触发保护机制；当在测试治具中设置行程检测装置时，能够获取测试组件与载台之间的行程信息，若控制装置判定行程信息异常，则触发保护机制。因此，在测试过程中，可以有效避免芯片被压坏；同时，可以避免对测试治具造成损伤。

本领域的普通技术人员可以理解，上述各实施方式是实现本实用新型的具体实施方式，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。

Claims (17)

1.一种芯片测试治具，包括能够相对移动的载台与测试组件，所述载台用于放置至少一待测芯片，所述测试组件用于按压所述待测芯片以进行测试；其特征在于，所述芯片测试治具还包括压力检测装置和行程检测装置的至少其中之一；

当所述芯片测试治具包括所述压力检测装置时，所述压力检测装置设置于所述载台上对应于所述待测芯片位置，所述压力检测装置用于输出所述待测芯片受所述测试组件按压的压力值，以供控制装置在判定出所述压力值异常时触发保护机制；

当所述芯片测试治具包括所述行程检测装置时，所述行程检测装置固定在所述测试组件或所述载台上，且用于输出所述测试组件与所述载台之间的行程信息，以供控制装置在判定出所述行程信息异常时触发保护机制。

2.如权利要求1所述的芯片测试治具，其特征在于，当所述芯片测试治具包括所述压力检测装置和所述行程检测装置时，所述压力检测装置输出所述压力值且所述行程检测装置输出所述行程信息，以供所述控制装置在判断出所述压力值与所述行程信息的对应关系异常时触发所述保护机制。

3.如权利要求1所述的芯片测试治具，其特征在于，当所述芯片测试治具包括所述压力检测装置时，所述压力检测装置包括多个压力检测单元；所述压力检测单元的数目与所述待测芯片的边数相等，各所述压力检测单元分别设置在所述载台上对应于所述待测芯片的各边的位置。

4.如权利要求1或2所述的芯片测试治具，其特征在于，当所述芯片测试治具包括所述行程检测装置时，所述行程检测装置为距离传感器。

5.如权利要求1或2所述的芯片测试治具，其特征在于，当所述芯片测试治具包括所述行程检测装置时，所述行程检测装置包括第一行程开关和第二行程开关；

当所述行程检测装置固定于所述测试组件时，所述第一行程开关在接触所述载台时被触发，所述第二行程开关在接触所述载台时被触发；当所述行程检测装置固定于所述载台时，所述第一行程开关接触所述测试组件时被触发，所述第二行程开关在接触所述测试组件时被触发；

在所述测试组件与所述载台相对移动的过程中，所述第一行程开关较所述第二行程开关先被触发；所述第一行程开关被触发且所述第二行程开关未被触发时，所述行程检测装置输出表征行程状态正常的信息。

6.如权利要求1所述的芯片测试治具，其特征在于，所述载台的表面覆盖有第一缓冲层，所述待测芯片放置在所述第一缓冲层上。

7.如权利要求1所述的芯片测试治具，其特征在于，所述测试组件包括夹具、固定于所述夹具的测试板以及弹性测试头，所述弹性测试头的数目与所述待测芯片数目相等；所述弹性测试头安装在所述测试板上，且用于与所述待测芯片接触。

8.如权利要求7所述的芯片测试治具，其特征在于，所述测试组件还包括安装在所述夹具上且面对所述载台的至少一限位块，所述行程检测装置安装在所述限位块上且面对所述载台、或者所述行程检测装置安装在所述载台上且面对所述限位块，所述行程信息为所述限位块与所述载台之间的行程信息。

9.如权利要求7所述的芯片测试治具，其特征在于，所述弹性测试头通过第二缓冲层安装在所述测试板上。

10.如权利要求7所述的芯片测试治具，其特征在于，所述弹性测试头包括固定于所述测试板的插座以及多根弹性探针；各所述弹性探针的第一端分别固定于所述插座，各所述弹性探针的第二端伸出所述插座且用于与所述待测芯片接触。

11.如权利要求10所述的芯片测试治具，其特征在于，所述插座面对所述载台的表面开设有容置槽，且所述容置槽内固定有第三缓冲层，各所述弹性探针的第一端均通过所述第三缓冲层固定于所述插座。

12.如权利要求10所述的芯片测试治具，其特征在于，所述插座面对所述载台的表面覆盖有第四缓冲层。

13.如权利要求8所述的芯片测试治具，其特征在于，所述限位块与所述夹具的安装方式为螺旋渐进式。

14.如权利要求1所述的芯片测试治具，其特征在于，所述芯片测试治具还包括支撑架与第一驱动装置，所述第一驱动装置固定于所述支撑架且连接于所述测试组件；所述第一驱动装置用于驱动所述测试组件朝向所述载台移动。

15.如权利要求14所述的芯片测试治具，其特征在于，所述待测芯片的数目为多个，且多个所述待测芯片为条状芯片中的一组待测芯片；

所述芯片测试治具还包括用于带动所述条状芯片运动的传输机构以及连接于所述传输机构的第二驱动装置，所述第二驱动装置用于驱动所述传输机构运动，并带动所述条状芯片相对于所述测试组件移动；其中，所述条状芯片中的多组待测芯片被依次测试。

16.一种芯片测试系统，其特征在于，包括：控制装置以及如权利要求1至15中任一项所述的芯片测试治具；所述控制装置连接于所述芯片测试治具。

17.如权利要求16所述的芯片测试系统，其特征在于，所述保护机制包括：

制动所述芯片测试治具或控制所述芯片测试治具返回初始位置；

和/或，控制所述芯片测试系统中的报警装置进行报警。