CN207781150U - 时序控制器及其显示装置 - Google Patents

Abstract

本申请公开了时序控制器及其显示装置，所述显示装置包括面板、第一栅极驱动器、第二栅极驱动器、源极驱动器以及时序控制器。所述时序控制器包括倍频器，将接收的输入信号处理为显示器面板所需要频率的第三时钟信号，第一时钟信号产生器，通过接收的使能信号将所述第三时钟信号处理输出第一时钟信号，以及第二时钟信号产生器，通过接收的反使能信号将所述第三时钟信号处理输出第二时钟信号。时序控制器降低了对模组接收频率的要求，交替禁用的第一时钟信号和第二时钟，降低了时序控制器以及源极驱动器的功耗。

Description

时序控制器及其显示装置

技术领域

本实用新型涉及显示技术领域，更具体地，涉及一种时序控制器及其显示装置。

背景技术

隔行扫描(Interlace)是每一帧分割为两场，每一场包含了一帧中所有的奇数扫描行或者偶数扫描行。由于视觉暂留效应，人眼将会看到平滑的运动而不是闪动的半帧的图像。隔行扫描的行扫描频率为逐行扫描时的一半，因而电视信号的频谱及传送该信号的信道带宽亦为逐行扫描的一半。

目前基于Interlace架构的显示装置，因输入至面板(panel)两端的栅极驱动单元(GIA，gate driver in array)信号不同，时序控制器所接收时钟信号的频率必须是模组显示频率的2倍，这对所接收的模组频率要求很高，且面板分奇偶行两次打开时，时序控制器两次输送的源极驱动信号都是完整的，这样增加了时序控制器以及源极驱动器的功耗。

时序控制器将外部输入的电源或者信号转换为驱动器所需要的工作电压、信号以及时序。时序控制器接收到的数据信号产生模组所需的控制信号和数据信号。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

实用新型内容

有鉴于此，本实用新型的目的是提供一种时序控制器及其显示装置已解决现有技术中存在的技术问题。

根据本实用新型提供的一种时序控制器，包括：倍频器，用于将接收的输入信号处理为显示器面板所需要频率的第三时钟信号；第一时钟信号产生器，通过接收的使能信号将所述第三时钟信号处理输出第一时钟信号；以及第二时钟信号产生器，通过接收的反使能信号将所述第三时钟信号处理输出第二时钟信号。

优选地，所述第三时钟信号用于扫描数据信号。

优选地，所述数据信号在所述使能信号的第一个半周期内或者第二个半周期内分别为奇数行数据信号或者偶数行数据信号。

优选地，所述第一时钟信号有效的频率与所述第三时钟信号的频率相同，所述第一时钟信号在所述使能信号的第一个半周期内有效，用于扫描对应行栅极线的第一驱动信号，所述第一时钟信号在所述使能信号的第二个半周期内禁用。

优选地，所述第二时钟信号有效的频率与所述第三时钟信号的频率相同，所述第二时钟信号在所述使能信号的第二个半周期内有效，用于扫描对应行栅极线的第二驱动信号，所述第二时钟信号在所述使能信号的第一个半周期内禁用。

优选地，所述第一时钟信号为奇数行栅极线扫描信号或者偶数行栅极线扫描信号。

优选地，所述第二时钟信号为奇数行栅极线扫描信号或者偶数行栅极线扫描信号。

优选地，所述数据信号的内部排列与所述第一时钟信号和所述第二时钟信号的有效半周期的分布相对应。

根据本实用新型提供的一显示装置，包括：时序控制器，接收输入信号，所述输入信号处理后输出第一时钟信号、第二时钟信号以及第三时钟信号；第一栅极驱动器，接收时序控制器输出的第一时钟信号，通过所述第一时钟信号扫描输出第一驱动信号；第二栅极驱动器，接收时序控制器输出的第二时钟信号，通过所述第二时钟信号扫描输出第二驱动信号；源极驱动器，接收时序控制器输出的第三时钟信号，通过所述第三时钟信号扫描输出数据信号；以及面板，用于接收第一驱动信号、第二驱动信号以及数据信号，进而显示图像。

本实用新型提供了的时序控制器及其显示装置，通过倍频器对输入信号的处理使面板的接收信号在时序控制器内部转换成面板所需要的频率，降低了对模组接收频率的要求；且交替禁用的时钟信号使得当面板只打开奇数行像素时，时序控制器只输送对应的源极驱动信号，当面板打开偶数行像素时，时序控制器只输送对应的源极驱动信号，节省了功耗。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出本实用新型显示装置的结构示意框图；

图2示出本实用新型显示装置中打开部分奇数行栅极线对应像素的示意图；

图3示出本实用新型显示装置中打开部分偶数行栅极线对应像素的示意图；

图4示出本实用新型时序控制器的结构示意图；

图5示出本实用新型时序控制器输出信号的波形示意图。

具体实施方式

以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。

在下文中描述了本实用新型的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。

下面，参照附图对本实用新型进行详细说明。

图1示出本实用新型显示装置的结构示意框图，该显示装置包括面板10、时序控制器20、第一栅极驱动器31、第二栅极驱动器32以及源极驱动器40。输入信号CLKin输送至时序控制器20，经过处理输出第一时钟信号CLK1至第一栅极驱动器31、输出第二时钟信号CLK2至第二栅极驱动器32以及输出第三时钟信号CLKs至源极驱动器40。第一栅极驱动器31将奇数行栅极驱动单元的输出信号G2n-1(n为从1开始的自然数)输送至面板10，第二栅极驱动器32将偶数行栅极驱动单元的输出信号G2n(n为从1开始的自然数)输送至面板10，源极驱动器40将源极驱动信号Sm(m为从1开始的自然数)输送至面板10。

时序控制器20将接收到的输入信号CLKin在内部转换为第一栅极驱动器31所需要的第一时钟信号CLK1，用于扫描奇数行栅极驱动单元的输出信号G2n-1对应驱动的奇数行数据信号S2n-1，进一步驱动奇数行栅极线打开对应像素；时序控制器20将接收到的输入信号CLKin在内部转换为第二栅极驱动器32所需要的第二时钟信号CLK2，用于扫描偶数行栅极驱动单元的输出信号G2n对应驱动的偶数行数据信号S2n，进一步驱动偶数行栅极线打开对应像素。源极驱动器40用于提供连续的由奇数行数据信号S2n-1和偶数行数据信号S2n连接排列的源极驱动信号Sm，进而实现图像显示。第一栅极驱动器31包括奇数行栅极驱动单元，第二栅极驱动器32包括偶数行栅极驱动单元。

图2示出本实用新型显示装置中打开部分奇数行栅极线对应像素的示意图。图3示出本实用新型显示装置中打开部分偶数行栅极线对应像素的示意图。图中所示G1、G3表示部分奇数行栅极驱动单元的输出信号，用于驱动奇数行栅极线打开对应像素。G2、G4表示部分偶数行栅极驱动单元的输出信号，用于驱动偶数行栅极线打开对应像素。如图，打开奇数行栅极线对应的像素，是通过第一时钟信号CLK1扫描奇数行栅极驱动单元的输出信号G2n-1对应的奇数行数据信号S2n-1，进一步驱动奇数行栅极线实现。此过程中，第二时钟信号CLK2禁用，偶数行栅极驱动单元的薄膜晶体管关闭，源极驱动器输出的源极驱动信号Sm为奇数行数据信号S2n-1，偶数行栅极线对应的像素不打开；打开偶数行栅极线对应的像素，是通过第二时钟信号CLK2扫描偶数行栅极驱动单元的输出信号G2n对应的偶数行数据信号S2n，进一步驱动偶数行栅极线实现。此过程中，第一时钟信号CLK1禁用，奇数行栅极驱动单元的薄膜晶体管关闭，源极驱动器输出的源极驱动信号Sm为偶数行数据信号S2n，奇数行栅极线对应的像素不打开。

图4示出本实用新型时序控制器的结构示意图。图5示出本实用新型时序控制器输出信号的波形示意图。时序控制器20包括倍频器201、第一时钟信号产生器202以及第二时钟信号产生器203。倍频器201接收输入信号CLKin处理得到频率为输入信号CLKin频率2倍的第三时钟信号CLKs并输出。第三时钟信号CLKs在使能信号EN触发下经过第一时钟信号产生器202得到第一时钟信号CLK1；第三时钟信号CLKs在反使能信号触发下经过第二时钟信号产生器203得到第二时钟信号CLK2。

结合图5，使能信号EN的频率为更新频率，此实施例以60Hz为例进行详细的描述，根据本实施例的显示装置的帧周期为(1/60)秒。倍频器将接收到的输入信号CLKin处理为第一时钟信号CLK1和第二时钟信号CLK2，第一时钟信号CLK1在使能信号EN的前半周期内有效，在使能信号EN的后半周期内禁用。第一时钟信号CLK1扫描与之对应的奇数行栅极驱动单元的输出信号G2n-1对应驱动的奇数行数据信号S2n-1，进一步驱动奇数行栅极线，打开奇数行栅极线对应的像素。第二时钟信号CLK2在使能信号EN的后半周期内有效，在使能信号EN的前半周期内禁用。第二时钟信号CLK2扫描与之对应的偶数行栅极驱动单元的输出信号G2n对应驱动的偶数行数据信号S2n，进一步驱动偶数行栅极线，打开偶数行栅极线对应的像素，进而在帧周期Tframe内实现打开所有奇偶行栅极线对应的像素，完成了显示装置的图像显示。倍频器对输入信号的处理使面板的接收信号在时序控制器内部转换成面板所需要的频率，降低了对模组接收频率的要求，且交替禁用的时钟信号使得当面板只打开奇数行像素时，源极驱动器只输送对应的源极驱动信号，当面板打开偶数行像素时，源极驱动器只输送对应的源极驱动信号，节省了功耗。

需要说明的是，在上述实施例中，使能信号的频率以60Hz为例、第一时钟信号是奇数行栅极线的扫描信号以及第二时钟信号是偶数行栅极线的扫描信号，但上述并不是本实施例的限定，本实施例的实现不限于此。第一时钟信号也可以是偶数行栅极线的扫描信号，第二时钟信号也可以是奇数行栅极线的扫描信号。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为上述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种时序控制器，其特征在于，所述时序控制器包括：

倍频器，用于将接收的输入信号处理为显示器面板所需要频率的第三时钟信号；

第一时钟信号产生器，通过接收的使能信号将所述第三时钟信号处理输出第一时钟信号；以及

第二时钟信号产生器，通过接收的反使能信号将所述第三时钟信号处理输出第二时钟信号。

2.根据权利要求1所述的时序控制器，其特征在于，所述第三时钟信号用于扫描数据信号。

3.根据权利要求2所述的时序控制器，其特征在于，所述数据信号在所述使能信号的第一个半周期内或者第二个半周期内分别为奇数行数据信号或者偶数行数据信号。

4.根据权利要求2所述的时序控制器，其特征在于，所述第一时钟信号有效的频率与所述第三时钟信号的频率相同，所述第一时钟信号在所述使能信号的第一个半周期内有效，用于扫描对应行栅极线的第一驱动信号，所述第一时钟信号在所述使能信号的第二个半周期内禁用。

5.根据权利要求2所述的时序控制器，其特征在于，所述第二时钟信号有效的频率与所述第三时钟信号的频率相同，所述第二时钟信号在所述使能信号的第二个半周期内有效，用于扫描对应行栅极线的第二驱动信号，所述第二时钟信号在所述使能信号的第一个半周期内禁用。

6.根据权利要求4所述的时序控制器，其特征在于，所述第一时钟信号为奇数行栅极线扫描信号或者偶数行栅极线扫描信号。

7.根据权利要求5所述的时序控制器，其特征在于，所述第二时钟信号为奇数行栅极线扫描信号或者偶数行栅极线扫描信号。

8.根据权利要求3所述的时序控制器，其特征在于，所述数据信号的内部排列与所述第一时钟信号和所述第二时钟信号的有效半周期的分布相对应。

9.一种显示装置，其特征在于，所述显示装置包括：

时序控制器，接收输入信号，所述输入信号处理后输出第一时钟信号、第二时钟信号以及第三时钟信号；

第一栅极驱动器，接收时序控制器输出的第一时钟信号，通过所述第一时钟信号扫描输出第一驱动信号；

第二栅极驱动器，接收时序控制器输出的第二时钟信号，通过所述第二时钟信号扫描输出第二驱动信号；

源极驱动器，接收时序控制器输出的第三时钟信号，通过所述第三时钟信号扫描输出数据信号；以及

面板，用于接收第一驱动信号、第二驱动信号以及数据信号，进而显示图像，

其中，所述时序控制器为权利要求1～8中任一项所述的时序控制器。