CN207587734U - 一种间接x射线传感器、直接x射线传感器和光学传感器 - Google Patents

Abstract

描述了间接X射线传感器、直接X射线传感器和光学传感器的各种实施例。在一个方面，间接X射线传感器包括硅晶片，其包括其上的光电二极管阵列，其中每个光电二极管在硅晶片的前侧上具有接触，并且与硅晶片背侧上的栅格孔的阵列的相应栅格孔自对准。每个栅格孔填充有被配置为将X射线射束转换为光的闪烁体。间接X射线传感器还包括具有光电感测电路的阵列的一个或多个硅裸芯，每个光电感测电路包括在一个或多个硅裸芯的顶表面处的接触。每个光电二极管上的接触被对准并键合到一个或多个硅裸芯的光电感测电路阵列的相应光电感测电路的接触。

Description

一种间接X射线传感器、直接X射线传感器和光学传感器

技术领域

本公开涉及X射线传感器，更具体地，涉及具有集成闪烁体的三维(3D) 高分辨率X射线传感器。

背景技术

固态数字X射线检测器——也称为X射线传感器——可以通过采用两种物理检测方法(所谓的直接和间接转换方法)中的任一种来构造。通常，直接转化法使用在诸如非晶硅或硒、氧化铅、碘化铅、溴化铊或各种钆化合物等元素的化合物中通过X射线直接产生电子。在这种情况下，通过电场和附接到薄膜晶体管的电极收集电子。另一方面，间接转化方法采用在众所周知的诸如铊激活的碘化铯或硫酸氧化钆的闪烁材料中将X射线的相互作用转化为光的闪烁。在这种情况下，光闪烁由光电二极管感测，并且所得到的电子电流再次由附接的晶体管电子器件收集。

收集电极或光电二极管被配置为嵌入在大平板配置中的像素场，并且通过对收集的电荷的电子处理以类似于常规数字照相机和视频显示器的方式形成图像。一旦形成，这些图像可以显示在视频监视器上、打印在胶片或纸上或放置在电子存储系统中以用于之后的检索。

直接和间接检测器两者通常由用于像素处理和读出的薄膜晶体管 (TFT)阵列制成。这些TFT阵列提供了优于传统X射线成像系统的各种优点。与传统的屏幕胶片系统相比，可以实现无胶片系统，有助于基于数字图像处理、诊断支持、电子归档和网络的改进的图像质量。然而，TFT阵列的限制包括分辨率、对比度和噪声。这三个参数描述图像。存在与这三个参数相关的三个其它中间参数，包括空间频率、模块化传递函数(MTF)和信噪比(S/N)。成像系统的空间频率或空间分辨率可以根据能够清楚成像的两个对象之间的最小间距来定义。它是根据每毫米的线对或lp/mm来测量的。 MTF将成像系统产生的对比度描述为对象的空间频率的函数。确定成像系统的质量中的另一个概念是探测量子效率(DQE)。DQE是信号源处的S/N 与信号输出处的S/N之比。DQE影响产生良好质量图像所需的X射线剂量。

S/N比、MTF和DQE用于确定X射线检测器在将通过对象的X射线转换为良好质量图像中的良好程度。S/N和MTF非常依赖于X射线检测器的两个结构化参数，即：像素间距以及由于X射线与传感器材料的相互作用而由传感器产生的噪声和由电子器件产生的电子噪声。

图1示出了典型的间接TFT X射线成像检测器，其具有闪烁体层13以将X射线11转换为光，该闪烁体层13被放置在制成在非晶硅衬底14中的有源像素阵列电路16的顶部上。有源像素15、17具有检测光的光电二极管 18和放大来自光电二极管18的信号的(一个或多个)晶体管19。有时，在有源像素中使用三个或更多个晶体管和二极管以减少噪声。检测到的光被光电二极管18转换为电信号。来自光电二极管18的信号由晶体管19感测。选择线111和感测线110连接到晶体管，以将感测到的模拟信号引出到检测器裸芯的边缘。然后，模拟信号被转换为数字信号，被放大和编码并流出以进行下一级的信号处理，以通过将传感器衬底14通过线112连接到计算机 113来创建在监视器114中显示的感测的对象12的图像115。

X射线检测器的分辨率受到有源像素的大小或闪烁体分辨率的任一个 (以较低者为准)的限制。像素相关分辨率可以通过有源像素的2倍的宽度来计算。由散射光确定的闪烁体分辨率又取决于闪烁体的厚度。在固定的 MTF下的分辨率或lp/mm(每毫米的线对)可以通过闪烁体的大约2倍的厚度来计算。例如，如果有源像素间距是200微米，则分辨率的有源像素限制将是2.5lp/mm，并且如果闪烁体厚度是500微米，则闪烁体有限分辨率将是1.0lp/mm。因此，在该示例中，现代间接TFT检测器的总分辨率将为约1.0lp/mm。分辨率在此被定义为在固定MTF处的lp/mm。

典型的直接TFT X射线检测器在有源像素阵列的顶部上具有光电导体层。有源像素具有电极、电容器和晶体管。由于光电导体具有显著较少的电子散射，所以直接TFT的分辨率受到约100至200微米的有源像素间距的限制，并且在50％的MTF处应为5.0lp/mm。然而，由于非晶硅中的噪声和电子噪声，观察到的最佳分辨率小于2lp/mm。

TFT检测器中的有源像素区域由光电二极管或具有电容器和晶体管的电极占据。像素中的晶体管占据像素面积的大部分，因为它们由于非晶硅的非常低的迁移率而非常大。因此，光电二极管或电极面积与称为填充因子的像素的总面积的比率决定了已经感测到的X射线的百分比。直接和间接检测器两者具有小于30％的填充因子。填充因子影响在检测器中创建清晰图像所需的剂量。

最近，TFT正在被基于单晶硅的检测器代替，以克服TFT检测器的上述限制。这些限制是分辨率和填充因子。这些基于硅的检测器具有更低的噪声、更高的动态范围、更小的像素能力和更高的填充因子。因此，它们具有高分辨率、高DQE和更高的读出速度的潜力。基于硅的检测器被设计用于将X射线间接转换为电子。原因是基于硅的检测器由基于CMOS的光学相机技术驱动。因此，理论上，使用基于硅的检测器可以获得非常高的分辨率。低至2微米的像素间距由数码相机公司制造。获得了高分辨率和70％的 DQE。这是由于具有高填充因子、低噪声和高动态范围的小于100微米的有源像素。

然而，即使利用现今的基于硅的检测器技术，在改进X射线检测器物理大小、图像质量和剂量要求方面仍存在一些限制。这些限制如下所述。

硅检测器面板的大小是当今的一个很大的限制。今天的TFT面板的大小为大约100cm×100cm，这是大多数医疗应用所需要的。当今最大的硅板是20cm×25cm，由4或6个裸芯拼接在一起。这种拼接导致影响图像质量的丢失的像素行和列。由于两个原因而不可能增加硅板大小。

第一个是裸芯的大小，并且第二个是可以拼接在一起的拼块的数量。由于瑕疵，晶片的大小受到晶片上的裸芯的良率的限制。

由于像素以及选择和感测电路在相同的裸芯上，裸芯可以仅在三个侧面上拼接。第四侧用于选择和感测电路。

像素越小，分辨率将越高。硅的大型X射线检测器中的最佳像素大小为约100微米，给出5lp/mm的分辨率。该分辨率在图像中清楚地对应于大约1毫米的大小的对象。要看到任何更小的东西，将需要更高的分辨率。然而，像素大小的任何减小但仍然对于给定的裸芯大小导致裸芯的良率较低。

裸芯大小受裸芯上的晶体管数量的限制。作为示例，下表示出对于给定瑕疵密度，作为功能有源像素大小和检测器面板大小的大的裸芯的良率。对于300cm直径的硅晶片，裸芯的最大可能的大小是20cm×20cm。假设平版印刷术分辨率是180nm。典型晶体管的面积为4微米²。良率使用工业标准方法计算。

良率随着裸芯大小增大和像素大小减小而减小。良率损失转化为检测器裸芯的成本。构造像素大小小于100微米的20cm×20cm的大的裸芯是不经济的。此外，如果每个像素可以使用三个以上的晶体管，则可以改善图像质量。已经证明，通过添加诸如A/D和存储器的功能，可以显著增加速度或帧速率以制作视频图像。这些增加的功能将需要每个像素增加更多的晶体管。硅裸芯的限制之一是，良率损失是指数的，因为每个像素增加晶体管的数量，如下表所示。

每个裸芯的晶体管数量	3	6	12	24
					像素大小(微米)	100	100	100	100
裸芯大小(侧上的厘米)	20	20	20	20
					裸芯上的像素数(百万)	4	4	4	4
裸芯良率(1瑕疵/cm2)	62％	38％	15％	2％

因此，即使具有100微米像素大小，如果每个像素的晶体管增加到超过三个晶体管，则裸芯良率将快速下降。

今天在硅检测器上的最佳分辨率约为在具有像素大小为100微米的 8cm×15cm裸芯上的5lp/mm。如果良率问题可以解决，分辨率可以达到80 lp/mm以上。

当每帧的数据量由于像素大小的减小而指数地增加时，可以获得数字化图像数据的速度变成非常重要的参数。具有像素大小为200微米的一个百万像素的硅检测器产生14Mb的数据，该数据必须在一秒的曝光时间或以14Mb/秒的速率提取。具有小像素的大型硅检测器可能需要一个百万像素检测器中所需的数据速率的10倍至100倍。由于每个像素可用的晶体管的数量，目前不可能以这些速率从裸芯提取数据。

电子噪声是在检测器裸芯的输出处的S/N(信噪比)的重要分量。来自每个像素中的光电二极管的放大的模拟信号通过感测线的组被传送到检测器裸芯的边缘。这些感测线上的串扰是影响输出端处的S/N的噪声源。

大多数闪烁体是将X射线转换为光的材料的膜。这些闪烁体膜的主要限制是从每个X射线光子侧向产生的光扩散到相邻像素中的量。光扩散的量限制了膜的分辨率。因此，即使硅检测器具有高分辨率，它也可能受到闪烁体的限制。典型的膜为300至500微米。限制分辨率为1.0lp/mm。可以通过将闪烁体的厚度减薄到100微米来增加分辨率，但是这意味着所有的X射线都不被闪烁体吸收。因此，需要更多的X射线来获得相同的图像质量或更高的剂量。未吸收的X射线将损坏电子器件或被曝光的对象。为了防止这些未吸收的X射线，放置光纤板以吸收X射线并且将光准直，其改善分辨率。分辨率已经改善到5lp/mm。光纤板的关键问题是通过光纤之间的空间的X 射线影响量子效率以及影响被X射线照射的对象和电子器件。

如图2所示的栅格结构用于减少光的扩散。图2示出了具有包含光电二极管的有源像素的硅裸芯上的栅格的典型布局。栅格被放置在具有有源像素23的硅裸芯21上。栅格孔22与有源像素23对准。图2中示出的区域 AA’在图3中示出。具有填充有诸如CsI的闪烁体材料32的孔35的栅格31 被放置在具有有源像素34的衬底33上。在一种方法中，栅格由钨衬底制成并填充有闪烁体材料。栅格孔用作限制光扩散到相邻像素的光波导。最近，在另一种方法中，如图4所示的硅栅格用于创建光波导以限制光散射到相邻像素。具有有源像素46的硅衬底44被放置在具有填充有CsI的孔43的栅格41下方。孔侧壁中的氧化物42使得在CsI中产生的光通过全内反射限制在孔中。栅格闪烁体的限制一直是不能如图4中那样将栅格孔精确地对准光电二极管。当栅格41放置在硅裸芯44上时，像素46未对准栅格孔43。未对准45导致相邻像素中的显著的串扰而产生噪声。难以对准是由于不能通过填充有闪烁体材料的栅格孔清楚地看到硅裸芯上的对准标记。随着像素大小减小以增加分辨率，这个问题变得更加尖锐。目前这个问题将像素大小限制到约100微米。

另一种类型的硅检测器也已通过在三维(3D)中集成硅裸芯或通过堆叠裸芯并将其与垂直连接器连接而在工业中开发。在一个3D方案中，光电二极管阵列可以放置在非常大的裸芯(光电二极管裸芯)中，其大小受到可用的最大硅晶片的限制。具有相同大小的另一裸芯(CMOS裸芯)被设计为具有像素寻址CMOS电路。在该方案中存在三个限制，如下所述。

第一，像素的大小受到CMOS裸芯可以与光电二极管裸芯对准的精度的限制。对准将像素的大小限制为约40微米。第二，由于与如上所述在有源像素的情况下相同的原因，大CMOS裸芯随着其大小增加，其良率变得非常低。第三，闪烁体限制了如先前在有源像素情况中所描述的分辨率。

直接检测器也可以用于成像应用。通过将具有肖特基二极管的CdTe裸芯放置在CMOS裸芯上来构造检测器。该直接检测器的操作非常类似于之前描述的间接3D检测器。然而，这种类型的检测器存在限制，如下所述。

首先，像素的大小受到CMOS裸芯可以与光电二极管裸芯对准的精度的限制。对准将像素的大小限制为约40微米。此外，由于与上述在有源像素的情况下相同的原因，大CMOS裸芯随着其大小增加，其良率变得非常低。

实用新型内容

鉴于上述，以下突出本公开的各种实施例的特征。

在一个方面，间接X射线传感器可以包括具有前侧和与前侧相对的背侧的硅晶片。硅晶片可以包括在其上的光电二极管阵列，每个光电二极管在硅晶片的前侧上具有接触，并且与硅晶片的背侧上的栅格孔阵列的相应栅格孔自对准。栅格孔的每一个可以填充有被配置为将X射线射束转换为光的闪烁体。间接X射线传感器还可以包括具有光电感测电路阵列的一个或多个硅裸芯。每个光电感测电路可以包括在一个或多个硅裸芯的顶表面处的接触。每个光电二极管上的接触可以对准并键合到一个或多个硅裸芯的光电感测电路阵列的相应光电感测电路的接触。由栅格孔内的闪烁体从X射线射束转换的光由光电二极管转换为电子-空穴对，改变光电二极管上的电压。电压可以由光电感测电路通过光电二极管上的接触和光电感测电路上的接触感测。

在一些实施例中，硅晶片可以包括SOI晶片。

在一些实施例中，SOI晶片的背侧上的栅格孔可以到达SOI晶片的绝缘体。

在一些实施例中，可以在具有n型或p型杂质的SOI晶片的绝缘体下方形成PN二极管。PN二极管可以与栅格孔的侧壁对准。

在一些实施例中，PN二极管可以通过多级金属互连电连接到SOI晶片的前侧上的接触。

在一些实施例中，由PN二极管感测的光和与SOI晶片背侧上的暴露的辐射成比例的电荷可出现在SOI晶片的前侧上的接触处。

在一些实施例中，栅格孔的侧壁可以涂覆有氧化物薄层，氮化物薄层，二氧化硅或金属薄层或其组合。

在一些实施例中，金属薄层可以包括铝或铬。

在一些实施例中，栅格孔可以由绝缘体覆盖，并且栅格孔的侧壁可以涂覆有具有使得光由于全内反射而保留在栅格孔中的介电常数的绝缘体堆叠。

在一些实施例中，硅晶片上的光电二极管阵列的接触可具有第一间距。一个或多个硅裸芯上的光电感测电路阵列的接触可以具有小于第一间距的第二间距。硅晶片上的光电二极管阵列的接触和一个或多个硅裸芯上的光电感测电路阵列的接触可以面对面地键合在一起，使用多层金属互连使得第一间距减小。

在一个方面，间接X射线传感器可以包括具有前侧和与前侧相对的背侧的硅晶片。硅晶片可以包括在硅晶片的前侧上的像素阵列。每个像素可以包括光电二极管和光电感测电路。硅晶片还可以包括在硅晶片的背侧上的栅格孔阵列。每个栅格孔可以与像素阵列的相应像素的相应光电二极管自对准。每个栅格孔可以填充有闪烁体或将X射线转换为光的材料。通过闪烁体将入射在硅晶片背侧上的X射线射束转换为光。光通过像素阵列的光电二极管被转换为电子-空穴对，改变光电二极管上的电荷。改变的电荷的值可以与由每个像素的相应光电感测电路感测的X射线强度成比例。

在一些实施例中，硅晶片可以包括SOI晶片。

在一些实施例中，SOI晶片背侧上的栅格孔可以到达SOI晶片的绝缘体。

在一些实施例中，可以在具有n型或p型杂质的SOI晶片的绝缘体下方形成PN二极管。PN二极管可以与栅格孔的侧壁对准。

在一些实施例中，PN二极管可以通过多级金属互连电连接到SOI晶片的前侧上的接触。

在一些实施例中，由PN二极管感测的光和与SOI晶片背侧上的暴露的辐射成比例的电荷可出现在SOI晶片的前侧上的接触处。

在一些实施例中，栅格孔的侧壁可以涂覆有氧化物薄层、氮化物薄层、二氧化硅或金属薄层或其组合。

在一些实施例中，金属薄层可以包括铝或铬。

在一些实施例中，栅格孔可以由绝缘体覆盖。栅格孔的侧壁可以涂覆有具有使得光由于全内反射而保留在栅格孔中的介电常数的绝缘体堆叠。

在一些实施例中，闪烁体可以包括CsI。

在一个方面，光学传感器可以包括具有前侧和与前侧相对的背侧的硅晶片。硅晶片可以包括光电二极管阵列，每个光电二极管在硅晶片的前面具有接触。硅晶片还可以在其背侧上包括栅格孔阵列。每个栅格孔可以与光电二极管阵列的相应的光电二极管自对准，并且填充有透明材料，所述透明材料具有足以用于在相应栅格孔中的光的全内反射的折射率。光学传感器还可以包括具有光电感测电路阵列的一个或多个硅裸芯，每个光电感测电路在一个或多个硅裸芯的顶表面处具有接触。每个光电二极管上的接触可以对准并键合到一个或多个硅裸芯的光电感测电路阵列的相应光电感测电路的接触。通过光电二极管将在硅晶片的背侧上的栅格孔中的入射光转换为电子-空穴对，改变光电二极管上的电压。电压可以通过一个或多个硅裸芯的光电感测电路通过光电二极管上的接触和一个或多个硅裸芯的光电感测电路上的接触来感测。

在一些实施例中，硅晶片可以包括SOI晶片。

在一些实施例中，SOI晶片背侧上的栅格孔可以到达SOI晶片的绝缘体。

在一些实施例中，可以在具有n型或p型杂质的SOI晶片的绝缘体下方形成PN二极管。PN二极管可以与栅格孔的侧壁对准。

在一些实施例中，PN二极管可以通过多级金属互连电连接到SOI晶片的前侧上的接触。

在一些实施例中，由PN二极管感测的光和与SOI晶片背侧上的暴露的辐射成比例的电荷可出现在SOI晶片的前侧上的接触处。

在一些实施例中，栅格孔的侧壁可以涂覆有氧化物薄层、氮化物薄层、二氧化硅或金属薄层或其组合。

在一些实施例中，金属薄层可以包括铝或铬。

在一些实施例中，栅格孔可以由绝缘体覆盖。栅格孔的侧壁可以涂覆有具有使得光由于全内反射而保留在栅格孔中的介电常数的绝缘体堆叠。

在一些实施例中，硅晶片上的光电二极管阵列的接触可具有第一间距。一个或多个硅裸芯上的光电感测电路阵列的接触可以具有小于第一间距的第二间距。硅晶片上的光电二极管阵列的接触和一个或多个硅裸芯上的光电感测电路阵列的接触，地键合在一起，使用多层金属互连使得第一间距减小。

在一个方面，光学传感器可以包括具有前侧和与前侧相对的背侧的硅晶片。硅晶片可以包括在硅晶片的前侧上的像素阵列。每个像素可以包括光电二极管和光电感测电路。硅晶片还可以包括在硅晶片的背侧上的栅格孔阵列。每个栅格孔可以与像素阵列的相应像素的相应光电二极管自对准。每个栅格孔可以填充有透明材料，该透明材料具有足以用于在相应栅格孔中的光的全内反射的折射率。通过光电二极管将在硅晶片的背侧上的栅格孔中的入射光转换为电子-空穴对，改变光电二极管上的电压。改变的电荷的值可以与由每个像素的相应光电感测电路感测的X射线强度成比例。

在一些实施例中，硅晶片可以包括SOI晶片。

在一些实施例中，SOI晶片背侧上的栅格孔可以到达SOI晶片的绝缘体。

在一些实施例中，可以在具有n型或p型杂质的SOI晶片的绝缘体下方形成PN二极管。PN二极管可以与栅格孔的侧壁对准。

在一些实施例中，PN二极管可以通过多级金属互连电连接到SOI晶片的前侧上的接触。

在一些实施例中，由PN二极管感测的光和与SOI晶片背侧上的暴露的辐射成比例的电荷可出现在SOI晶片的前侧上的接触处。

在一些实施例中，栅格孔的侧壁可以涂覆有氧化物薄层、氮化物薄层、二氧化硅或金属薄层或其组合。

在一些实施例中，金属薄层可以包括铝或铬。

在一些实施例中，栅格孔可以由绝缘体覆盖。栅格孔的侧壁可以涂覆有具有使得光由于全内反射而保留在栅格孔中的介电常数的绝缘体堆叠。

在一些实施例中，透明材料可以包括CsI。

在一个方面，直接X射线传感器可以包括直接X射线感测衬底。衬底可以包括光电导体，其在光电导体的第一侧上具有公共电极，并且在光电导体的第二侧上具有像素电极，使得施加到公共电极和像素电极的电压在光电导体中创建电场。衬底还可以包括在光电导体的第二侧上连接到像素电极的衬底的晶片的表面上的接触。直接X射线传感器还可以包括电荷感测结构。电荷感测结构可以包括具有连接到电荷感测结构的表面上的接触的第一电极和连接到接地的第二电极的电容器。电荷感测结构还可以包括感测晶体管。X射线感测衬底上的接触可以对准并键合到电荷感测结构的表面上的接触。入射在光电导体上的X射线射束被转换为漂移到像素电极的电子-空穴对，并且改变电荷感测结构的电容器的预充电电极上的电荷。电荷感测结构中的晶体管和支持电路可将电荷转换为信号电压。

在一些实施例中，光电导体可以包括单晶半导体。

在一些实施例中，光电导体可以包括硅、硒或CdTe。

在一些实施例中，像素电极可以用n掺杂剂注入。

在一些实施例中，像素电极可以形成PN二极管的PN结的一部分。

在一些实施例中，PN二极管可以利用靠近像素电极的耗尽层反向偏置。

在一些实施例中，可以在具有包括金属的像素电极的光电导体中形成肖特基二极管。

在一些实施例中，金属可以包括铂。

在一些实施例中，金属可以被预充电。入射到光电导体上的X射线射束可以产生电子，以与X射线的强度成比例地放电像素电极。

在一个方面中，直接X射线传感器可以包括直接X射线感测衬底。衬底可以包括：光电导体，其在光电导体的第一侧上具有公共电极；在所述光电导体的第二侧上的PN结；以及在所述衬底的晶片的表面上的接触，所述接触连接到所述光电导体的第二侧上的PN结，使得施加到所述公共电极和靠近所述光电导体上的接触的PN结的一侧的电压在光电导体中创建电场。直接X射线传感器还可以包括电荷感测结构。电荷感测结构可以包括电容器，其具有连接到电荷感测结构的表面上的接触的第一电极，以及连接到接地的第二电极。电荷感测结构还可以包括感测晶体管。X射线感测衬底上的接触可以对准并键合到电荷感测结构的表面上的接触。入射在光电导体上的 X射线射束被转换为漂移到PN结的电子-空穴对，并改变电荷感测结构的电容器的预充电电极上的电荷。电荷感测结构的晶体管和支持电路可将电荷转换为信号电压。

在一些实施例中，光电导体可以包括单晶半导体。

在一些实施例中，光电导体可以包括硅、硒或CdTe。

在一些实施例中，光电导体的第二侧可以包括像素电极作为PN结的一部分并且用n掺杂剂注入。

在一些实施例中，PN结可以利用靠近像素电极的耗尽层反向偏置。

在一些实施例中，可以在光电导体中形成肖特基二极管，其中光电导体的第二侧包括金属。

在一些实施例中，金属可以包括铂。

在一些实施例中，金属被预充电。入射到光电导体上的X射线射束可以产生电子，以与X射线的强度成比例地放电像素电极。

在一个方面，直接X射线传感器可以包括直接X射线感测衬底。衬底可以包括：光电导体，其在光电导体的第一侧上具有公共电极；肖特基结，在所述光电导体的第二侧上；以及接触，在衬底的晶片的表面上，其连接到光电导体的第二侧上的肖特基结，使得施加到公共电极和靠近光电导体上的接触的肖特基结的一侧的电压在光电导体中创建电场。直接X射线传感器还可以包括电荷感测结构。电荷感测结构可以包括：电容器，具有连接到电荷感测结构的表面上的接触的第一电极；感测晶体管；和连接到地的第二电极。 X射线感测衬底上的接触可以对准并键合到电荷感测结构的表面上的接触。入射在光电导体上的X射线射束被转换为漂移到肖特基结的电子-空穴对并且改变电荷感测结构的电容器的预充电电极上的电荷。电荷感测结构的晶体管和支持电路可将电荷转换为信号电压。

在一些实施例中，光电导体可以包括单晶半导体。

在一些实施例中，光电导体可以包括硅、硒或CdTe。

在一些实施例中，光电导体的第二侧可以包括金属。

在一些实施方案中，金属可以包括铂。

在一些实施例中，金属可以被预充电。入射到光电导体上的X射线射束可以产生电子，以与X射线的强度成比例地放电像素电极。

附图说明

参考以下附图描述本公开的非限制性和非穷尽性实施例，其中除非另有说明，否则相同的附图标记在各个附图中表示相同的部件。

图1是描述用薄膜技术或CMOS技术制造的现有固态间接X射线传感器(检测器)的现有技术。

图2是现有技术中的X射线传感器的顶视图，其示出有源像素阵列。

图3是由有源像素阵列和栅格闪烁体制成的X射线传感器的截面图。

图4是由硅制成的光波导的截面图。

图5A示出了入射在本公开的X射线传感器上的X射线以及与计算机的连接以显示被观察对象的图像。

图5B是图5A的X射线传感器的电气示意图，示出了闪烁体栅格、光电二极管和感测MOS晶体管的阵列。

图6A示出X射线检测器的顶视图和截面BB'。

图6B是X射线检测器的截面BB'的放大图。

图7示出了在光电裸芯和两个感测裸芯上组装的两个光电块的截面图和顶视图，以示出连接方案。

图8示出了放置在光电裸芯正上方并且与光电块中的接触阵列自对准的感测裸芯的示意性截面图。

图9示出了在键合之后与光电裸芯的一部分接触的感测裸芯的一部分的示意性截面图。

图10A是在对准之后图8中的3D像素的截面的放大图。

图10B是在键合之后图9中的3D像素的光电像素部分的放大图。

图11是图5A中的光电裸芯的放大图，以示出结构化的细节。

图12示出了图11的包围的更多细节。

图13A示出了图12的构造结构的详细处理步骤。

图13B示出了图12中的光电二极管附近的掺杂轮廓。

图14示出具有MOS晶体管的感测芯片和电原理图示的四个3D像素的截面图。

图15示出了放置在与图10A中的示意图对应的光电裸芯上的物理感测裸芯的详细视图。

图16示出了在对应于图10B的键合之后的感测裸芯和光电裸芯的详细视图。

图17示出了使用本发明人的专利US 7,745,301 B2的球和凹槽的方法彼此对准的大型裸芯上的几个小裸芯的截面图和顶视图。

图18A-C示出了图17的对准方案的细节。

图19示出了封装的X射线传感器。

图20示出了封装的拼接式X射线传感器。

图21示出了在切割晶片以制造具有精确和平滑的垂直边缘的正方形形状的同时用于精确对接的晶片的截面图和顶视图。

图22示出了拼接的细节。

图23示出本公开的X射线传感器的操作的细节。

图24示出了具有自对准光电二极管的闪烁体和光波导的细节。

图25示出了用于直接X射线传感器的结构。

图26示出了制造图5A的光电裸芯的结构的替代方法。

图27示出了光电裸芯的结构。

图28示出了构造光电裸芯的下半部的构造方法。

图29示出了晶片的区域的放大视图。

图30示出了使用光电裸芯的顶部和下半部来组装光学芯片。

在下面的描述中，参考形成其一部分的附图，并且其中以示出可以实施本公开的具体示例性实施例的方式来示出。以足够的细节来描述这些实施例以使得本领域技术人员能够实施本文所公开的概念，并且应当理解的是，可以对各种公开的实施例进行修改，并且可以使用其它实施例，而不脱离本公开的范围。因此，以下详细描述不应被视为具有限制意义。

具体实施方式

概述

本公开解决了构建具有非常高的分辨率和对比度的大面积X射线检测器的问题。在一个实施例中，本公开提供了具有三维(3D)像素阵列的X 射线检测器的构造。该检测器具有连续的3D像素阵列，其具有相等的间距并且没有中断，该中断由于缺少像素行和列而导致图像中的不连续。连续的像素阵列给出连续图像。每个3D像素具有两个组件：光电像素和感测像素。

光电像素是与在一硅衬底或光电裸芯上的光电二极管自对准的光波导。光波导是硅中的小孔，在底部具有自对准光电二极管并且填充有闪烁体材料。闪烁体材料通过与硅的或反射材料的不同折射率的薄材料与硅侧壁分离。光电像素将X射线转换为可见光子，并通过全内反射将光子限制在孔中。可见光子然后通过光电二极管转换为电子-空穴对。这些电子-空穴对使光电二极管端子充电或放电。

感测像素是在第二硅衬底或感测裸芯上的感测电路。感测电路的目的是感测光电二极管上的电荷电平，并将电荷转换为模拟或数字信号。感测裸芯向下放置在光电裸芯上并且非常精确地对准。因此，到光电像素中的光电二极管的一个节点的接触正好在感测像素中的感测电路的接触以下。一旦对准，光电像素和感测像素彼此键合以形成3D像素。一旦感测裸芯和光电裸芯被键合，3D像素阵列构造就完成了。

如前所述，光电像素阵列在光电裸芯上制造。光电裸芯的大小可以是可以在晶片上形成的最大正方形或矩形。在300mm晶片光电裸芯上可以是 20cm×20cm。光电二极管晶片的良率非常高，因为与晶体管相比，光电二极管对瑕疵非常不敏感。感测像素阵列在良率有限的感测裸芯上制成。感测裸芯的良率取决于感测裸芯上的晶体管的数量。因此，从经济的角度来看，感测裸芯的大小需要使得良率高于90％。取决于像素大小，由于良率限制，裸芯大小可以是1cm×1cm至2cm×2cm。本公开提供了通过在一个大型光电裸芯上放置、精确对准、测试和键合大量预先测试的小的感测裸芯来构造 3D X射线检测器的方法。

当多个感测裸芯放置在光电裸芯上时，每个感测裸芯将寻址光电裸芯上的光电二极管的块或光电块。光电块的总数与放置在光电裸芯上的感测裸芯的数量相同。感测裸芯包括感测像素阵列以及在感测裸芯的边缘处的像素寻址电路。因此，像素寻址电路下的光电块中的接触不能垂直地放置在感测裸芯上的对应接触的下方。本发明提供一种将光电二极管接触连接到感测裸芯中的感测像素接触的方法。通过使用光电裸芯上的多级金属互连将光电像素接触横向移动到3D像素阵列的中心，使光电块接触阵列收缩以匹配感测像素接触阵列的大小。光电块接触阵列进一步收缩以在相邻的感测裸芯之间产生足够的空间。感测裸芯之间的间隔用于两个目的。首先，产生足够的空间用于在光电裸芯上放置和对准感测裸芯。其次，金属线被放置在感测裸芯之间以互连用于电源、接地和信号的感测裸芯。来自感测裸芯的信号线被引出到边缘到光电裸芯以被接线到外部电路。

光电裸芯的大小或X射线检测器的面积受晶片大小的限制。大面积检测器适用于医疗、工业和安全应用。目前，它是通过拼接多个X射线检测器；然而，目前拼接存在两个限制。第一个限制是其中一个边缘具有寻址电路。因此，那一侧不可用，只留下三侧拼接。这限制了X射线检测器的宽度。第二个限制是检测器片之间的间隔影响X射线检测器的分辨率。目前两个片之间的间隔需要保持在200微米以上。这将X射线分辨率限制到小于1.0 lp/mm。本公开通过实现四侧的片和在片之间的非常小的间隔来提供对该问题的解决方案。在本公开中，通过在光电裸芯的边界处的硅的各向异性蚀刻从晶片切割光电裸芯。光电二极管几乎被带到光电裸芯的边缘。边界的边缘通过光刻精确地限定，并且可以通过等离子体蚀刻使光电裸芯的侧壁精确地垂直。因此，光电裸芯的边缘从光电二极管离开二极管之间的间距的一半。例如，在20微米的光电像素中，二极管之间的间隔的一半是10微米。用于光刻和等离子体蚀刻的现有技术具有小于1微米的精度。通过将两个光电裸芯彼此对接并紧靠侧面上的参考边缘，然后将两个光电裸芯键合到衬底来进行精确拼接。参考边缘可以是通过各向异性等离子体蚀刻精确地从晶片切割的任何大的裸芯的边缘。一旦两个晶片对准并键合到衬底，第三光电裸芯可对准已经对准的两个光电裸芯中的任一个。这样，可以构造大面板的X射线检测器。

由于良率，典型的2D硅X射线检测器限于每个像素三个晶体管。因此，硅检测器中的任何附加电路将进一步影响良率。如果可以向X射线检测器添加更多的晶体管，则可以非常显著地改善性能、功率和成本。本公开提供了显著增加晶体管的数量的解决方案。每个感测像素大小非常接近光电像素大小。大量的晶体管可以放置在一个感测像素中。例如，根据光刻节点，多达400至1600个晶体管可以放置在一个20微米×20微米的感测像素中。因此，代替于将寻址电路放置在感测裸芯的边缘处，可通过分布在许多感测像素上而将寻址电路放置在感测裸芯中的感测像素中的可用空间中。另外，几个其它信号处理和数据处理电路可以与感测像素空间一起放置。在感测像素内添加这些电路的一个主要益处是较低的噪声，导致在较低剂量的X射线下的较高图像质量。

本公开中的3D像素阵列X射线检测器提供了构建非常大面积的X射线检测器的解决方案。根据本公开的X射线检测器具有非常高的分辨率和对比度，以给出非常高的图像质量。根据本公开的X射线检测器解决了早期硅检测器面临的良率问题。本公开还提供了无缝拼接3D X射线检测器的手段。本公开还提供了将大量电路功能添加到感测裸芯以提高性能、功能、功率和总成本的手段。

示例第一实施例

本公开的第一实施例包括用三维(3D)像素阵列和集成像素寻址电路构建的间接硅X射线检测器(在本文中可互换地称为“检测器”)结构。检测器具有连续的3D像素阵列，其具有相等的间距并且没有中断，该中断由于缺少像素行和列而导致图像中的不连续。

图5A示出了根据本公开的实施例的X射线检测器的操作。3D像素的功能是将照射对象52的入射X射线51转换为与X射线光子的量成比例的电信号510，以在显示设备511中显示对象52的图像512。每个3D像素有两个组件；光电像素和感测像素。光电像素将X射线转换为为光，并且光通过嵌入在光电像素中的光电二极管被转换为电荷。感测像素包括由晶体管和电容器制成的电路。到该感测像素电路的输入接触连接到光电像素中的光电二极管，以感测光电二极管上的电子电荷。在第一硅衬底或裸芯(光电裸芯) 上制造光电像素阵列，并且在第二硅衬底或裸芯(感测裸芯)上制作感测像素阵列。将感测裸芯放置在光电裸芯上并且精确地对准，使得光电二极管接触连接到感测裸芯上的相应感测像素的输入接触。本公开描述了将感测裸芯放置在光电裸芯上并精确对准它们以形成用于感测X射线的阵列3D像素的结构和方法。

参考图5A，下面描述X射线检测器结构514的截面。检测器具有两个硅裸芯：光电裸芯53和感测裸芯54。

这里提供了对光电裸芯53的描述。参考图5A，在一些实施例中，可以使用硅衬底或诸如晶片的绝缘体上硅(SOI)衬底来制造光电裸芯53。SOI 晶片具有三个区域，包括第一硅层518、绝缘体层517和第二硅层57。SOI 晶片在区域518中的晶片的背侧上具有若干个孔515，穿过绝缘体层517并部分地进入p区域519。每个孔515具有侧壁层56和底部上的层(为了简化附图未示出)。通过孔515将n型杂质注入到硅层57中，以在p区域519中的孔515的底部正下方形成包围的的n区域57-1。在n区域57-1和p区域 519的界面处形成PN结或光电二极管。光电二极管513-1的电符号在图5A 中示出。PN结的上边界在孔515的底部之下。因为通过孔515进行n注入，所以PN结的侧边界完全对准孔515的边缘。每个孔515填充有闪烁体材料 55，其将X射线转换为可见光。从区域58中的光电裸芯晶片的前面注入重掺杂或n+杂质，以将n区域57-1连接到放置在晶片前侧上的接触520。绝缘体层516位于在n区域57-1和p区域519的界面处形成的任何两个相邻的PN二极管之间，以电隔离相邻的PN二极管。

这里提供对感测裸芯54的描述。参考图5A，在一些实施例中，可以使用标准工业CMOS工艺在硅晶片中制造传感裸芯54。每个感测像素具有包括诸如晶体管59的一个或多个晶体管的电路。晶体管59是第一放大晶体管。为了简化说明，图5A示出了晶体管59的符号而不是结构。输入接触 513放置在感测裸芯54的表面上并且连接到晶体管59的端子之一。感测裸芯54的完整结构将在本公开的稍后描述。

这里提供对3D像素阵列514的描述。参考图5A，在一些实施例中， 3D像素阵列514可以包括面对面放置在感测裸芯54上的光电裸芯53。复合 3D像素可以包括感测像素和光电像素。光电像素在光电裸芯53中。感测像素和像素寻址电路(未示出)在感测裸芯54中。像素电路的简单示意图在图5B中示出。参考图5B，感测像素522包括晶体管523、列选择线524和行感测和复位线525。光电像素521例如包括光电二极管526和填充有闪烁体材料(例如CsI)的栅格孔527。闪烁体材料将X射线转换为光。本公开描述了如图5A所示的具有栅格孔55的光电二极管的自对准的方法。栅格孔 55用作波导以将光限制在其中。通过将感测像素522连接到光电像素521 来构造如图5B所示的3D像素。通过将感测裸芯54放置在光学裸芯53上并精确地对准对应的接触来完成该连接。通过本发明的发明人在美国专利号 7,745,301B2中描述的工艺来对准和键合如图5A所示的光电像素上的接触 520和感测像素上的相应接触513。美国专利号7,745,301B2教导了以小于1 微米的对准精度将两个裸芯面对面对准的工艺和方法。美国专利号 7,745,301B2还教导了在两个裸芯上键合接触的方法，使得可以垂直地从一个裸芯上的电路到第二裸芯的连接，以实现两个裸芯的3D集成。美国专利号7,745,301B2进一步教导了在基底裸芯(底部裸芯)上面对面放置、对准和键合多个裸芯，使得从底部裸芯到顶部上的几个裸芯形成垂直连接的工艺和方法。

图6A示出了X射线检测器的顶视图610和截面BB’69。图6B是X射线检测器的截面BB’69的放大图。在光电裸芯61(顶视图)、69(截面图) 上放置几个感测裸芯62(顶视图)、66(截面图)。为了便于解释，示出了光电裸芯69的示意图。填充有闪烁体67的孔在SOI晶片的硅层63中。光电二极管(以符号示出)形成在硅层64中，该硅层64通过绝缘体的薄层(为了清楚起见未示出)与硅层63分离。光电二极管阵列在晶片上都是连续的。尽管硅层64中的光电二极管的数量可以是数百万，但是为了清楚说明起见，在图6A和图6B中示出了几个。与光电二极管611的接触通过绝缘体65内的多层互连金属被带到表面。光电裸芯61、69被分成多个块或光电块612。每个光电块612连接到一个感测裸芯。图6A中的虚线包围614示出了放置在两个光电块上的两个感测裸芯的顶视图。参考图6A，X射线检测器610 的顶视图中的包围614在两个光电块612的顶部上具有两个感测裸芯。虚线包围613在截面图中被示出为沿图6A和图6B中的截面BB'的包围614。在图10A中示出了图6A和图6B中的虚线包围68的放大图。

在图7中分别将包围614(顶视图)和613(截面图)两者的放大图示出为71(顶视图)和72(截面图)。图7中还示出了光电裸芯的部分的顶视图73。本文详细描述了将感测裸芯74和75(顶视图)、714和713(截面图) 连接到光学裸芯720中的光电块716、717的方案。稍后描述硅衬底715中的光电二极管和闪烁体栅格的详细构造。

参考图7，在一些实施例中，感测裸芯74和75(顶视图)、714和713 (截面图)可以在顶部77(顶视图)、79(截面图)上具有接触的阵列。每个接触连接到感测像素电路。像素寻址电路76通过金属线的行和列连接到像素。如沿着感测裸芯74、75和光电裸芯720的部分BB'和CC'的截面图72所示，两个感测裸芯74、75面朝下放置在光电裸芯720的两个光电块716、717上。与感测像素78的接触不能在对应的光电像素的接触712之上。原因是寻址电路76需要间隙或空间“b”，并且在感测裸芯74、75之间需要间隙或空间“a”以放置和对准它们。两个接触阵列77、79需要间隔开距离a+2b。另一方面，光电二极管阵列是连续的，因此光电块716、717的第一接触阵列712的宽度“d”大于感测裸芯的接触阵列77、79的宽度“c”。因此，第二接触阵列718、719被放置在光电块716、717的顶部上。光电块716、717 中的第二接触阵列718、719通过截面部分72中的多层互连711连接到光电块716、717中的第一接触阵列712。光电块716中的第二接触阵列718是与感测裸芯75的接触阵列77的镜像。截面部分72示出了接触712如何通过多层互连711连接到相应的接触710。

图8示出了放置在光电裸芯82正上方并且与光电块86中的接触阵列自对准的感测裸芯81的示意性截面图。图9示出了感测裸芯93的一部分在键合之后与光电裸芯94的一部分接触的示意性截面图。然后将图9中的感测裸芯93降低在接触阵列96上并且键合到其上。检测器构造如图9所示完成。图8中的虚线包围85的放大图在图10A中示出。图9的虚线包围95 的放大图在图10B中示出。图10A中的3D像素103具有光电裸芯102和感测裸芯101。光电裸芯104具有闪烁体栅格孔104、光电二极管105和通过光电二极管接触106连接到光电二极管105的接触107。感测裸芯101具有感测像素晶体管109和感测像素接触108。感测像素连接到光电像素，如图 10B所示，以形成3D像素1013。感测像素晶体管1010通过键合接触1012连接到光电二极管1011。

图11示出了p+接触注入115、p+隔离注入和n+接触注入1110的细节。

图11中示出了图8的包围85中的光电裸芯的一部分。图11的光电裸芯111构造在SOI晶片上。下面描述光电裸芯111的物理结构。稍后将在本公开中描述详细的逐步的工艺流程。

该构造的主要特征是光电二极管与填充有闪烁体材料的栅格孔的完美对准。光电二极管与具有闪烁体材料——诸如CsI——的完美对准的栅格孔的这种集成是本公开的几个独特特征之一。基本上，这是光波导的创建，而以X射线、光或在光电二极管中产生的电子-空穴对的最小的损失将所有光聚焦在栅格孔上方的光电二极管上。图11中的栅格孔118内衬有氧化物薄层，以确保光留在栅格孔118中，并且入射用n杂质区119和p杂质区114 (也称为公共p区域114)制成的光电二极管。栅格孔118填充有诸如CsI 的闪烁体材料。由n杂质区119限定的光电二极管与栅格孔118完全对准。原因是，在用闪烁体填充栅格孔之前，通过栅格孔118将n型的杂质注入到 p杂质区114中。每个栅格孔118的侧壁将防止注入的杂质向侧面扩散。绝缘体层113分离硅层112和p杂质区114。栅格孔118被制成比层112的厚度更深。原因是为了确保在栅格孔118中产生的光不通过氧化物113行进到相邻的二极管。光电二极管的n杂质区域119通过n+注入1110和接触氧化物115中的填充金属1112连接到第一接触1113。稍后将公开到光电像素的第二接触的构造。层1111是p+注入或沟槽氧化物，以电隔离每个光电二极管及其相邻的(一个或多个)光电二极管。p+注入或沟槽氧化物1111位于公共p区114内。氧化物和氮化硅(在此可互换地称为氧化物/氮化物层)116 的薄层沉积在硅层112的背侧上。所有栅格孔118被绝缘体117覆盖。

为了构造的清楚和细节，图11中的包含三个光电像素的虚线包围的区域1116被示出为图12中的部分121。参考图12，填充有闪烁体材料——诸如CsI——的栅格孔129通过硅122与相邻的栅格孔129分离。氧化物和氮化硅(在本文中可互换地称为氧化物/氮化物层)127的薄层沉积在硅层122 的背侧上。所有栅格孔由绝缘体128覆盖。栅格孔129的侧壁具有绝缘体堆叠，其介电常数使得光由于全内反射而残留在栅格孔129中。关于栅格孔 129，这是产生光波导以将栅格孔129中的光射束聚焦到与栅格孔129完全对准的光电二极管上的效果。在图12中，光电二极管由p区124(本文中也称为硅层124)内的n区域1216的边缘限定。使用栅格孔129作为示例，通过在填充闪烁体材料1222之前通过栅格孔129注入n种杂质来实现n区域 1216与栅格孔129的自对准。栅格孔129的侧壁上的绝缘体堆叠包括氧化物薄层1212、氮化物薄层1211和氧化物层1210(例如，二氧化硅)。氧化物薄层1212的典型厚度为100埃，氮化物薄层1211的典型厚度为50埃，氧化物层1210的典型厚度为3000埃。在一些实施例中，氧化物层1210可以由诸如铝或铬的反射金属层代替，以将光限制在栅格孔129中。栅格孔129 穿透氧化物层123和部分硅层124，以确保在每个栅格孔129内产生的光不会通过栅格孔129之间的层123散射到相邻的光电二极管。

在一些实施例中，到光电二极管的n区域1216的第一接触1219可以通过可以是氧化物层的绝缘体125中的接触填充金属1218和n+注入1217 制成。现有技术的接触冶金用于形成接触填充金属。光电二极管通过填充有绝缘体的沟槽1213彼此隔离。或者，光电二极管也可通过创建代替绝缘体填充沟槽1213的p+区而彼此隔离。在栅格孔129和p区124的底部的界面处创建p+层1215，以防止反转。不期望地，反转将引起电子和空穴的产生，这将产生泄漏和噪声。p+层也在p区124和绝缘体125的底部的界面处产生，以防止反转，从而防止泄漏和噪声。第二接触1221通过绝缘体126中的接触填充金属1220连接到第一接触1219，该绝缘体126可以是氧化物层。层1214是p+注入或沟槽氧化物，以电隔离每个光电二极管及其相邻的(一个或多个)光电二极管。p+层或沟槽氧化物1214位于公共p区124内。第二接触1221的间距小于光电二极管的间距。之前参照图7的说明详细描述了该差异的原因。图7中的接触710对应于图12中的接触1221。光电像素的组件包括：(1)栅格孔，例如栅格孔129，填充有闪烁体1222并且与绝缘体堆叠一致，(2)由n区域1216和p区124限定的自对准光电二极管，以及(3)第一接触1219，其横向移位到第二接触1221下方的中心。

图13A示出了图12的构造结构的详细工艺步骤。图13B示出了图12 中的光电二极管附近的掺杂轮廓。如图13A所示，用SOI晶片131开始光电裸芯的制造工艺。SOI晶片131具有厚的背衬底132、掩埋氧化物133和外延层134，如图13A所示。

在制造工艺的步骤1处，将氧化硅(在本文中可互换地称为氧化物) 138沉积或生长在晶片131的前表面上。沿AA'的p型外延层134的垂直掺杂轮廓在图13B中示出。该轮廓示出了三层——即第一p+层、p层和第二p +层的形成。对应于图13B中的掺杂轮廓示出了第一p+层和接近外延层134 顶部的p层的界面136以及p层和接近外延层134的底部的第二p+层的界面135。在晶片131的背侧上沉积氧化物和氮化硅的薄层(这里可互换地称为氧化物/氮化物层)1325。通过使用光刻和等离子体蚀刻在SOI晶片131 的背侧上的氧化物/氮化物层1325中蚀刻孔137的阵列。

参考图13A，在制造工艺的步骤2中，使用现有的各向异性等离子体蚀刻方法，蚀刻孔137中的硅，直到达到氧化物层133，这是进一步蚀刻的自然停止，以形成栅格孔139的阵列。如果开始<110>晶体定向的晶片衬底，也可以使用各向异性湿蚀刻工艺，例如使用KOH。然后使用各向异性氧化物等离子体蚀刻方法来蚀刻具有很少或没有底切的氧化物/氮化物层1325。接下来，使用非常慢的蚀刻速率的各向异性等离子体硅蚀刻方法来蚀刻硅，使得栅格孔139的顶部1326到达或超过掩埋氧化物133的边界。然后，通过离子注入将n型杂质1328穿过栅格孔139注入到p型外延层134中以形成PN光电二极管的n区域1310。沿着图13A的外延层134中的截面AA' 的光电二极管的p和n区域的垂直轮廓在图13B中示出。由p区1330和n注入区1310形成的PN结1329完全与栅格孔139的侧壁1331对准。

作为示例，公开了晶片131在该阶段的关键大小。然而，这些大小可以根据检测器的设计要求而变化。硅衬底132的典型厚度可以是400微米至 800微米。氧化物133的典型厚度可以为3000埃。外延层134的典型厚度可以是4微米。来自栅格孔139的底部的PN结深度可以是0.25微米至0.5微米。这只是轮廓设计的一个示例。具体大小将取决于给定X射线检测器的具体要求。

再次参考图13A，在制造工艺的步骤3中，通过化学气相沉积(CVD) 用氧化物1311填充栅格孔139，并且抛光其后表面。在栅格孔中填充氧化物 1311的目的是准备晶片131以用于进一步的高温处理和机械搬运。

在制造工艺的步骤4中，从前侧处理晶片131。这里，通过使用现有的晶片处理方法来完成p+注入1313和n+注入1312。p+注入1313用于隔离光电二极管1329。n+注入1312用于将光电二极管1329的n区域连接到金属接触，如下面将描述的步骤7和步骤8所示。

现在将描述将n+注入区域1312的掩模对准栅格孔139的方法。从晶片131的前侧的顶部看，可以清楚地看到栅格孔周边1314-1，这是因为栅格孔139内部和栅格孔139外部的硅中的光吸收的差异。原因是栅格孔139中的硅的厚度小于5微米，并且因此大部分光穿过硅。另一方面，栅格孔139 外部的硅的厚度非常厚，并且将吸收所有的光，并且因此可以看到栅格孔139 的内部和外部之间的非常好的对比度。可以容易地看到栅格孔139的周边1314-1，并且可以用于对准n+注入区域1317。后续掩模可以对准n+注入区域1317。这里还描述了替代的对准方法。两个或更多个对准图案与栅格孔对准并且通过光刻在晶片的背侧上限定，并且从背侧一直通过晶片131各向异性地蚀刻。现在，相同的对准图案将显示在晶片131的前侧中。这些图案可以用于对准图13A的步骤4的n+注入区域1312。后续掩模可以与n+注入区1312对准。

参考图13A，在制造工艺的步骤5中，在晶片131(未示出)的前表面上沉积氮化物薄层。然后，通过湿法蚀刻去除来自栅格孔139的氧化物。

在制造工艺的步骤6中，将氧化物/氮化物/氧化物复合层1314和闪烁体材料1316沉积在栅格孔1315中。晶片的背表面被抛光，并且沉积氧化物层和氮化物层1318。然后，将晶片131加热至680℃以使闪烁体材料1316 结晶。取决于闪烁体材料1316和/或所需的工艺，可以使用加热或结晶闪烁体材料1316的不同温度。外延层134中的掺杂剂在该温度下不受影响。图 12示出了氧化物薄层1212、氮化物薄层1211、氧化物层1210和诸如CsI 的闪烁体材料1222的沉积的细节。作为典型厚度的示例，氧化物薄层1212 可以是100埃，氮化物薄层1211可以是100埃，并且氧化物层1210可以是 3000埃。在实际设计中，厚度可以取决于检测器的规格而改变。

再次参考图13A，在制造工艺的步骤7中，从前表面去除氮化物(未示出)。接触孔1319用金属填充，并且第一金属接触1320放置在接触孔1319 上。细节在图12中示出。这里，接触孔1218用金属填充并且覆盖有第一金属接触1219。

参考图13A，在制造工艺的步骤8中，在第一金属接触1320上沉积绝缘体1332。然后，形成接触孔1321并用金属填充，并且形成第二金属接触 1322。通过使用现有的硅处理方法来填充第一和第二金属。接下来，在制造工艺的步骤9中，在第二金属接触1322上放置绝缘体层1333，并且打开通孔并填充金属(未示出)。然后使用现有技术的处理方法在第二通孔的顶部上形成铜柱1324。晶片131现在可以被切割以形成用于X射线检测器的期望大小的矩形裸芯。典型大小可以是来自300-mm直径晶片的20cm×20cm 正方形切块。

现在完成了光电裸芯的处理和构造。参考图8，多个感测裸芯81放置在光电裸芯82上。

图14示出了对应于图10A的感测裸芯101的感测裸芯141的结构141。制造该裸芯的工艺可能涉及现有技术的CMOS工艺，并且本文将不会呈现该工艺的细节。在图14的n型硅衬底(未示出)内部的p型阱146中制造典型的NMOS晶体管145(截面)、1412(详细视图)。栅极氧化物(未示出)、多晶硅栅极1419、间隔物1420、n+源极1414和n+漏极1415形成在n型硅衬底内的p型阱146(截面图)、1413(详细视图)中。然后，在绝缘体 1416中创建接触孔1417，之后在如图14中所示的第一金属1418形成。接下来，将接触1411放置在第一金属149上，接着在接触1411上形成第二金属148。取决于从CMOS铸造中选择的工艺，可以使用两层金属互连。将接触1410放置在第二金属148上，然后是最终金属1421。然后在最终金属1421 上形成例如由铜制成的金属柱1422。由任何其它合适的金属制成的柱1422 也可以与该结构一起使用。通过在绝缘层147中使用多层互连，NMOS晶体管145(截面图)、143(示意图)由阵列142中的行感测和复位线1423和列选择线1424连接。光电裸芯的光电二极管144也在示意图中示出。这完成了图10A的感测裸芯101的物理构造。

图15示出了放置在对应于图10A中的示意图的光电裸芯152上方的物理感测裸芯151。图16示出了对应于图10B的键合裸芯和键合裸芯之后的详细视图。参考图15，感测裸芯151通过美国专利No.7,745,301B2中描述的方法精确地对准在光电裸芯152上。参考图16，在对准之后，感测裸芯 161被降低到对应于图10B的示意图的光电裸芯162上。然后，通过向感测裸芯162施加压力并加热感测裸芯161和光电裸芯162两者以便于将铜扩散成为一片，而将感测裸芯161键合到光电裸芯162。感测裸芯161具有与图 14的感测裸芯141的类似的结构，并且除了其它组件之外，还包括晶体管 1610、绝缘层169和柱168。光电裸芯162具有与图12所示类似的结构，并且感测X射线163的射束。除了其它组件之外，光电裸芯162包括栅格孔 164、n区域164-1、接触填充金属165、第一接触166和接触填充金属167。

美国专利号7,745,301B2的基本原理可以通过图17(现有技术)和图 18(现有技术)描述。参考图17，底部裸芯171(顶视图)、177(截面图) 和顶部裸芯172(顶视图)、176(截面图)的顶视图1712以及截面图1713和1714示出了顶部裸芯和底部裸芯的组装方法。底部裸芯171(顶视图)、 177(截面图)具有设置在顶部裸芯172、176上的相应接触178上的接触(铜柱)175(顶视图)、179(截面图)。在底部裸芯171、177上的接触岛上的每个接触具有在顶部裸芯172、176上的对应接触。在顶部裸芯172、176的四个角处制成四个精确V形方形凹槽173(顶视图)、1711(截面图)。使用现有技术的铅沉积和回流工艺，在位于顶部裸芯172、176的正下方的位置处沉积四个精确半球形的球174(顶视图)、1710(截面图)。通过使用现有技术的拾取和放置工具，顶部裸芯172、176大致放置在底部裸芯171、177 上方，如截面图1713所示。接下来，顶部裸芯172、176从拾取和放置工具释放并落在下面的底部裸芯171、177上。V形凹槽173、1711的侧壁引导顶部裸芯朝向底部滑动，直到所有四个侧壁都接触到球174。在该点处，顶部裸芯172、176上的接触178完全对准底部裸芯171、177上的接触179。如果沟槽在底部裸芯中且球在顶部裸芯中，则这种类型的对准方案也起作用。

图18示出了图17的对准方案的细节。顶部裸芯1802和底部裸芯1801 的表面轮廓在图18中示出，以示出在顶部裸芯1802上的接触1808将如何在如图18A，图18B和图18C所示的三个阶段中，通过精确的半球形的球1803和V凹槽1804的帮助来完美地与底部裸芯1801中的接触1807对准。虚线包围1805A、1805B和1805C中的每一个的放大图在图18A中的图18A-1的视图1805AA、图18B中的图18B-1的视图1806BB和图18C中的图18C-1的视图1806CC中相应地示出。第一阶段是当顶部裸芯1802刚好落在底部裸芯1801上时，如图18A所示。第二阶段是当顶部裸芯1802处于滑动中途时，如图18B所示。第三阶段是当顶部裸芯1802停止并且接触1808和1807 完全自对准时。替代方案是使球在底部裸芯1801上并且凹槽在顶部裸芯 1802中。在本公开中，图6中的光电裸芯69和图7中的硅衬底715可以各自是图18中的底部裸芯1801。类似地，图6中的感测裸芯66和图7中的裸芯714可以是图18中的顶部裸芯1802。由于光电裸芯需要具有连续的光电二极管阵列，因此在光电裸芯的表面上形成球。在感测裸芯的四个角处形成 V凹槽。参考图7，该方案允许感测裸芯接触79与光电裸芯上的接触710 完美对准。图7中的接触阵列79和710上的最小单个接触大小可以是例如对应于最小3D像素间距的6微米×6微米。图17中的球1710和凹槽1711 可以以亚微米的精度形成。因此，图7中的接触79和710可以以亚微米的精度彼此自对准。

图19示出了封装的X射线传感器。图19中示出了X射线检测器的成品封装的X射线检测器的顶视图1912和截面图1913。该组件包括连接到计算机的板边缘连接器195(顶视图)、1911(截面图)以进行图像处理。由光电裸芯193(顶视图)、198(截面图)和感测裸芯192(顶视图)、199(截面图)制成的组装的3D像素阵列191键合到衬底194(顶视图)、197(截面图)。输入/输出(I/O)焊盘1914通过键合线1915连接到衬底上的金属焊盘(为了简单起见未示出)。在将流数据发送到计算机以用于图像处理之前，附加芯片196(顶视图)、1910(截面图)键合到衬底194(顶视图)、197(截面图)以进行大部分的信号处理。在12英寸晶片上可能的最大的尺寸(图 19中的a×b)为20cm×20cm。通过使用本公开制造的这种成像器上可能的像素的总数大于10亿，对应于6微米的3D像素间距。目前业界最好的做法是用TFT技术制造的成像器上有1000万像素。

本公开还提供了一种四面拼接以制造非常大的检测器的方法。图20示出了封装的拼接式X射线传感器。图21示出了在切割晶片以形成具有精确和平滑的垂直边缘的正方形形状时，用于精确对接的晶片的截面图和顶视图。图22示出了拼接的细节。在图20中示出具有九个片的组件和封装，以通过使用早先描述的由12英寸晶片制成的20cm×20cm的片来制造60cm× 60cm的检测器。具有光电裸芯和感测裸芯的九个集成裸芯203(顶视图)、 204(截面图)被放置在衬底201(顶视图)、202(截面图)上并且彼此对接。该组件包括连接到计算机以进行图像处理的板边缘连接器209(顶视图)、 2010(截面图)。在将流数据发送到计算机用于图像处理之前，附加芯片207 (顶视图)、208(截面图)键合到衬底201(顶视图)、202(截面图)以进行大部分的信号处理。在如图20所示的截面图中，裸芯206和205的边缘 2011在如图20所示的截面图中是完全垂直的。制造完全垂直的边缘的方法 2011参照图21描述。参考图21，如先前关于图13A和图13B所述，在晶片2101(顶视图)、2102(截面图)中蚀刻栅格孔2103(顶视图)、2104(截面图)的阵列。如图21所示，当阵列2103、2104的栅格孔2105(顶视图)、 2106(截面图)被蚀刻的同时，限定和蚀刻划线窗口2107(顶视图)、2108 (截面图)。在晶片制造工艺结束时，栅格阵列2103、2104被光致抗蚀剂阻挡。接下来，通过使用各向异性等离子体蚀刻工艺，去除氧化物层2110和外延硅2109，以便将光电裸芯2103与晶片2101分离。由于使用各向异性等离子体蚀刻，划线窗口2107、2108中的侧壁将完全垂直。此外，假定使用现有技术的光刻，则裸芯的边缘与最后光电二极管的边缘之间的空间2112 将恰好是两个相邻光电二极管之间的空间2111的一半。因此，参考图22，当两个光电裸芯2208、2209通过彼此相邻对接而拼接时，两个端部二极管 2206、2207之间的空间2203将在光电裸芯中与两个相邻光电二极管2204、2205之间的空间2201相同。端部二极管2206和光电裸芯2209的边缘之间的空间2202可以是空间2203和空间2201的一半。因此，如图22所示的九个片中的光电二极管的整个阵列将是连续的，因此X射线图像显示在显示器上将是连续的而没有缝。

图23示出本公开的X射线传感器的操作的细节。根据现有方法的一个 CMOS检测器2301在图23中示出。在硅衬底2306上，有源像素2305和 2307可以包含光电二极管以及感测和选择晶体管。具有厚度“d”的闪烁体膜2304被放置在衬底2306上。X射线的射束入射在闪烁体膜2304上并且产生由有源像素2305和2307感测的可见光光子。光2319在闪烁体膜2304中向侧面扩散并产生光学噪声，从而降低对比度或模块化传递函数(MTF)。

根据一种现有方法，X射线系统2302中的栅格2308像光波导一样起作用，以防止光2319的扩散，从而改善光学噪声并因此改善对比度。当具有通过侧壁2309彼此分开并且填充有闪烁体2311的栅格孔2310的栅格 2308被放置在CMOS检测器2313上时，由于栅格孔2310与有源像素2312 的未对准，许多光可能泄漏到相邻像素。因此，降低了大量的灵敏度和对比度或MTF。虚线包围2314在图24中被放大以用于对效果的更详细的理解。参考图24，入射在光电裸芯2401的闪烁体2404上的X射线射束产生由栅格孔2402的层2403反射成为反射光2405的光。另外，在CMOS衬底2408 上，来自栅格孔2402的光2418入射到用于像素2407的检测器2409上。然而，由于未对准，一些光2418泄漏到像素2406，从而在该像素中产生光学噪声，因此降低对比度或MTF。

参考图23，根据本公开的方案2303消除了由于在相邻像素中的光的扩散而引起的噪声问题。X射线射束通过闪烁体入射到栅格孔中并转换为光子。由于光电二极管与栅格孔的自对准，在方案2303中不发生光泄漏。方案2303示出了与包括多个感测晶体管2317的感测裸芯2316对准的光电裸芯2315。图23中的虚线包围2318在图24中被放大。参考图24，入射在闪烁体2413上的X射线2410的射束产生停留在光波导2412中的光。因为由于层2411和闪烁体2413之间的折射率的差异的全内反射，光停留在波导 2412中。替代实施例是对层2411使用反射材料。它还将通过在侧壁处的反射来创建光的波导。反射光2414入射在自对准二极管2415上，并且没有光泄漏到相邻的(一个或多个)光电二极管。接下来，通过二极管2415中的可见光子产生电子-空穴对，其在接触2417处转换为电荷，以由感测裸芯2316 中的感测晶体管2317检测，如图23所示。参考图24，由p+杂质制成的层 2416将阻挡任何电子到达相邻像素。替代实施例是如果像素大小非常小，则层2416是沟槽氧化物。沟槽氧化物提供两个优点。首先，它将阻止电子到达下一个像素。第二，沟槽氧化物将由于折射率的差异而阻挡任何红外光到达下一像素并引起全内反射。

前述实施例及其各种实施方式提供了大量的益处。首先，可以实现每片20cm×20cm的大的尺寸。第二，6微米及以下的小的像素大小是可行的，因此可以实现检测器的80lp/mm或更高的非常高的分辨率。第三，可以实现每片1千兆像素的高像素密度。第四，可实现非常大的尺寸的可伸缩性以用于无缝拼接。第五，3D像素阵列的组装良率可以接近100％，因为包含晶体管的感测裸芯非常小且高产。光电裸芯是高产的，因为它没有晶体管。使用已知的良好的裸芯，感测裸芯和光电裸芯可以被放置测试，一次一个地键合。此外，由于许多因素，可以实现低噪声、高对比度或MTF以及高DQE，包括：在栅格中没有扩散、高分辨率和低噪声；在栅格和光电二极管阵列的界面处没有光扩散，实现更高的分辨率和低噪声；没有电子的串扰；隔离的光电二极管井；非常小的电子或电路噪声；小的线距离；所有信号处理对于这种大阵列的光子计数，因为每个像素可以集成多于几百个晶体管作为感测裸芯与光电裸芯分离；非常高速的CMOS电路，能够非常快速地提取信号，更高的速度和低噪声，使得能够实现非常短的曝光时间、快速数据提取和光子计数以增加对X射线的灵敏度。

下表示出了现有技术的CMOS X射线检测器和根据本公开的检测器的比较。

示例第二实施例

图25示出了根据本公开的第二实施例的直接X射线传感器的结构。具有填充有如图5A所示的闪烁体的光电二极管和栅格孔的硅晶片被图25中的直接感测衬底2511代替。衬底2511包括具有公共电极2518和像素电极2516 的光电导体2517。像素电极2516通过绝缘体2512内的金属层2515和2514 的叠层连接到顶接触2513。当光子与诸如硒、CdTe、硅和X射线收集像素的光电导体2517的原子碰撞时，X射线射束被转换为电子和空穴或电子-空穴对。通过偏置电极2518和2516将电场施加在光电导体2517上。公共电极2518以固定电压偏置。

图25还示出了感测芯片251。特别地，接触2510连接到硅衬底252中的MOS晶体管，其中具有感测芯片251中的源极255、漏极253和栅极254。 MOS晶体管的源极255使用现有的硅晶片制造技术通过绝缘体层2521和2520通过金属层256、258和259连接到电容器的第一电极257。第二电极 2519和第一电极257形成感测电容器。X射线收集像素可以构造在大型阵列中，该阵列可以在衬底上按需要地大，该由诸如石英、硅、陶瓷、塑料或其中可以钻出细孔并且可以沉积金属层的材料制成。感测像素的阵列可以用 CMOS技术制造。感测芯片的大小可以是大约一平方厘米(cm²)。收集像素阵列的大小可以是40cm×40cm或更高，包含几个千兆像素。当接触2510 对准并键合到收集像素的接触2513以形成3D像素时，每个感测芯片251 可寻址一个收集像素块。每个感测芯片可以寻址包含它们的衬底中的块中的数亿个收集像素。感测芯片251到收集衬底2511上的收集像素块的对准可以根据美国专利号7,745,301进行。

在操作中，接触2510连接到接触2513以形成如图25所示的3D像素。 X射线射束被转换为光电导体2517中的空穴-电子对(这里可互换地称为区域2517或层2517)，并且当通过向电极2518和2516施加偏压而产生足够的电场时，由像素电极2516(这里可互换地称为区域2516或层2516)收集。通过关闭包括感测芯片251中的漏极253、栅极254和源极255的MOS晶体管，像素电极2516在浮置之前被设置为零电压。感测芯片251中的电容器的电极2519也接地。电子将电极2516充电至电位或电压，达到取决于X 射线曝光量的值。电压通过由漏极253、栅极254和源极255以及感测芯片 251中的支持电路(类似于像素寻址电路76)构成的MOS晶体管感测。电极257通过MOS晶体管在操作的后续循环中被重置为零伏。

利用如上所述的第二实施例，可以在具有非常小的像素大小的非常大的检测器面板上制造非常大的3D像素阵列，用于直接感测X射线。

光电导体2517可以是诸如硅、CdTe等的单晶半导体。图25中的像素电极2516可以是注入的n区域，并且区域2516可以用n型掺杂剂的掺杂剂注入以形成PN二极管。该PN二极管可以用公共电极1518(在本文中可互换地称为区域2518或层2518)反向偏置，以在区域2516附近创建宽耗尽层。

在操作中，首先用电压对光电二极管充电，并且n区域保持浮置。入射到光电导体上的X射线射束将产生电子并且与X射线的强度成比例地放电n区域。感测芯片251将感测n区域2516处的电压。

在一些实施例中，需要适当地改变半导体衬底中的掺杂的极性。例如，可以通过将诸如铂的金属放置在像素电极2516中而在光电导体2517中形成肖特基二极管。像素电极2516可以被预充电。入射到光电导体上的X射线射束将产生电子并且与X射线的强度成比例地对像素电极2516放电。感测芯片251将感测n区域2516中的电压。

示例第三实施例

图26示出了构造图5A的光电裸芯52的结构的另一种方式。制造图 26的结构的示例工艺流程涉及多个操作，包括：具有p-外延的SOI晶片、氧化物生长、p阱掩模、p阱/p+注入和退火、n阱掩模、n阱/n+注入和退火、接触掩模、硅化钨、第一金属沉积(例如钨)、第一电介质沉积、第二金属沉积(例如钨)、第二电介质沉积、焊盘制造、栅格孔制造、栅格孔等离子体蚀刻、侧壁上的CVD氧化物、CsI填充、CsI熔化以及用Cu柱密封栅格孔。

在上述工艺中的金属层可以由钨代替传统上使用的铝制成。在一些实施例中，在1000℃下在接触孔中形成硅化钨，接着形成钨，其在光电裸芯上形成互连层。该方案的优点是栅格孔蚀刻是CMOS铸造中的最后一步。因此，当闪烁体在680℃退火时，温度影响接触冶金。

示例第四实施例

图11示出了对应于本发明的第一实施例的光电裸芯的详细物理结构，其是图8和图9中的光电裸芯的截面的区域85、95的放大图。图8中的光电裸芯和感测裸芯81是本发明中的图19的X射线检测器的主要部件。在该第四实施例中，公开了光电裸芯的替代物理结构。光电裸芯的结构示于图27、图28，图29和图30中。建造光电裸芯的物理结构和方法如下：

工艺从具有氧化物(SiO₂)2712的图27的N型硅晶片2711开始。然后通过现有技术的光刻掩模工艺，在如晶片272的选择性位置中注入或扩散N+型杂质2721、2722。然后如在晶片273中那样注入AP层2731。该P层形成下面的阳极和N层形成PN二极管的阴极。该PN二极管通过N+层2722 与相邻的PN二极管隔离。层2721提供形成PN二极管阵列的公共阴极的接触N-衬底。接下来，选择性地注入P+层2732以在后续步骤中提供与要沉积的金属更好的接触。然后使用现有的半导体掩模和蚀刻方法蚀刻开口 2733。接下来，晶片274中的接触孔用例如TiW的金属2742填充，接着沉积蚀刻铝2742。每个接触孔对应于二极管的阳极。通过该接触孔，每个二极管连接到如图7所示的感测裸芯中的对应连接。先前在图6、7、8、9、10、 11和12中讨论了将感测裸芯连接到光电裸芯的方法。因此，为了解释的容易性，在图27中未示出互连的细节。在形成金属接触或金属焊盘2742之后的下一步骤是将支撑晶片2751放置并临时键合在光电裸芯2752的前侧上。然后通过研磨和精密抛光方法将600微米厚的晶片减薄至6微米的厚度。图 27的276示出了光电裸芯的上半部以及临时键合晶片2761。现在将描述构造光电裸芯的下半部的构造方法：

图28示出构造光电裸芯的下半部的构造方法。硅晶片2821在两侧上被氧化以形成氧化物层2812和2813。然后通过光刻方法，在光致抗蚀剂中限定孔的阵列。然后使用等离子体蚀刻反应器在氧化物和硅中蚀刻各向异性孔。典型的孔为90微米宽，其中间隔为10微米。因此，在硅晶片282中形成垂直孔2821的栅格。晶片283的区域2833的放大视图在图29中示出。接下来的步骤是在栅格孔的墙侧壁上涂覆或生长氧化物2912、氮化物2913 和氧化物2914的薄层。其目的是当x射线入射到栅格孔中的闪烁体上时，获得从填充在孔中的闪烁体材料发射的光的全内反射。或者，可以在栅格孔的侧壁上涂覆反射金属层。然后，用诸如CsI：Ta的闪烁体材料填充栅格孔。在抛光正表面和背表面之后，在晶片283的前面沉积非常氧化物薄层(未示出)，并且沉积铝层以密封背侧中的孔。因此，现在图28中的光电裸芯283的下半部已经准备好与图27中的光电裸芯276的上半部分永久键合。使用光电裸芯的顶部276和下半部283来组装光学芯片示于图30中。图30中的光电裸芯301的上半部与图27中的276相同。图30中的302是与图28的 283相同的光电裸芯的下半部。如图30的303中那样，将光电裸芯的上半部放置、对准并键合在光电裸芯的下半部上。如前所述，表面3011被高度抛光。表面3021也是非常高度抛光的并且在抛光表面3021上具有非常薄的二氧化硅(未示出)。使用工业标准工艺进行301和302的键合。有几篇论文已经公开描述了硅与氧化物的键合过程。一个合适的是芬兰赫尔辛基大学的 Tommy Suni博士论文的“MEMS和微电子学的直接晶片键合(A direct wawfer bonding for MEMS and microelectronics)”。在该参考文献中描述了几种方法以制造强的硅至晶片键合。键合界面3031如图30所示。最后，去除临时支撑晶片。

现在使用另一实施例制作的图30中的光电裸芯303的物理结构与图11 中的相同。因此，现在使用图14至图19中所述的方法，可以构造图19所示的X射线检测器。

这种方法有几个优点。它们是：(1)该方法使用大块晶片代替SOI晶片作为光电裸芯的起始晶片。大块晶片的成本约为10美元，而相比于成本约为300美元的SOI晶片，节省了大量成本；(2)与从具体实施方式章节的第一实施例的示例中使用的一个长制造流程相比，该方法使用两个短的平行制造流程。短的制造流程的优点是制造时间显著的快，几乎是二分之一；(3) 通过将闪烁体栅格与光电裸芯分开构造，闪烁体栅格的工艺优化是显著灵活的。例如，CsI：Ta在栅格孔中蒸发。然后，退火限于<300℃，以防止铝在光电二极管接触中的尖峰。通过分开处理，CsI：Ta填充的闪烁体栅格可以在>700℃的温度下退火。较高的退火温度给出较高的x射线到光的转换效率。人们也具有选择任何金属以涂覆在栅格孔的侧壁上以形成反射器的自由。

附加说明

贯穿本说明书对“一个实施例”、“实施例”、“一个示例”或“示例”的引用意味着结合实施例或示例描述的特定特征，结构或特性包括在至少本发明的一个实施例中。因此，贯穿本说明书的各处出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指代相同的实施例或示例。此外，可以在一个或多个实施例或示例中以任何合适的组合和/或子组合来组合特定特征、结构、数据库或特性。另外，应当理解，本文提供的附图是为了向本领域普通技术人员解释的目的，并且附图不一定按比例绘制。

如用于描述这样的实施例，例如诸如“上方”、“下方”、“上部”、“下部”、“顶部”、“底部”、“水平”、“垂直”相对于元件的任意轴的位置。特别地，术语“上方”和“下方”是指沿着轴线的位置，其中“上方”是指元件的一侧，而“下方”是指元件的相对侧。相对于术语“上方”和“下方”，术语“侧面”是指例如元件的从轴线(例如元件的周边)偏移的一侧。此外，应当理解，这样的术语不一定指由重力或任何其它特定方位参考限定的方向。相反，这些术语仅用于标识一个部分与另一个部分。因此，“上”和“下”可以与“顶部”和“底部”、“第一”和“第二”、“右”和“左”等同地互换。术语“水平”可以指垂直于轴线的定向，而术语“垂直”可以指平行于同一轴线的定向，反之亦然。

如本文所使用的术语“和”、“和/或”和“或”可以包括期望至少部分地取决于使用这些术语的上下文的各种含义。通常，术语“或”以及“和/ 或”，如果用于关联列表，例如A，B或C，意在表示在包括的意义上使用的A、B和C，以及在排他性意义上使用A、B或C。另外，如本文所使用的术语“一个或多个”可以用于描述以单数或复数意义的任何特征，结构或特性，以描述特征，结构或特性的某种组合。然而，应当注意，这仅仅是说明性示例，并且本公开的要求保护的主题不限于该示例。

虽然根据某些优选实施例描述了本公开，但是考虑到本公开的益处，其它实施例对于本领域的普通技术人员将是显而易见的，包括不提供本文所阐述的所有益处和特征的实施例，这些也在本公开的范围内。应当理解，在不脱离本公开的范围的情况下，可以利用其它实施例。

Claims (54)

1.一种间接X射线传感器，包括：

硅晶片，具有前侧和与前侧相对的背侧，所述硅晶片在其上具有光电二极管阵列，其特征在于每个光电二极管在硅晶片的前侧上具有接触，并且与位于所述硅晶片的背侧上的栅格孔阵列的相应的栅格孔自对准，所述栅格孔的每一个填充有闪烁体，所述闪烁体被配置为将X射线射束转换为光；和

具有光电感测电路阵列的一个或多个硅裸芯，每个光电感测电路在所述一个或多个硅裸芯的顶表面处具有接触，

其中每个所述光电二极管上的接触被对准并键合到所述一个或多个硅裸芯的光电感测电路阵列的相应光电感测电路的接触。

2.根据权利要求1所述的间接X射线传感器，其特征在于所述硅晶片包括绝缘体上硅(SOI)晶片。

3.根据权利要求2所述的间接X射线传感器，其特征在于所述SOI晶片的背侧上的栅格孔到达所述SOI晶片的绝缘体。

4.根据权利要求2所述的间接X射线传感器，其特征在于在具有n型或p型杂质的SOI晶片的绝缘体下方形成PN二极管，并且其中所述PN二极管与所述栅格孔的侧壁对准。

5.根据权利要求4所述的间接X射线传感器，其特征在于所述PN二极管通过多级金属互连电连接到所述SOI晶片的前侧上的接触。

6.根据权利要求1所述的间接X射线传感器，其特征在于所述栅格孔的侧壁涂覆有氧化物薄层、氮化物薄层、二氧化硅或金属薄层或其组合。

7.根据权利要求6所述的间接X射线传感器，其特征在于所述金属薄层包括铝或铬。

8.根据权利要求1所述的间接X射线传感器，其特征在于所述栅格孔由绝缘体覆盖，并且其中所述栅格孔的侧壁涂覆有具有使得光由于全内反射而保留在栅格孔中的介电常数的绝缘体堆叠。

9.根据权利要求1所述的间接X射线传感器，其特征在于所述硅晶片上的光电二极管阵列的接触具有第一间距，其特征在于所述一个或多个硅裸芯上的光电感测电路阵列的接触具有小于所述第一间距的第二间距，并且其中硅晶片上的光电二极管阵列的接触和一个或多个硅裸芯上的光电感测电路阵列的接触面对面地键合在一起，其使用多层金属互连使得第一间距减小。

10.一种间接X射线传感器，包括：

硅晶片，具有前侧和与所述前侧相对的背侧，所述硅晶片包括：

在所述硅晶片的前侧上的像素阵列，所述像素中的每一个包括光电二极管和光电感测电路；和

在硅晶片的背侧上的栅格孔阵列，每个栅格孔与像素阵列的相应像素的相应的光电二极管自对准，每个栅格孔填充有闪烁体或将X射线转换为光的材料。

11.根据权利要求10所述的间接X射线传感器，其特征在于所述硅晶片包括绝缘体上硅(SOI)晶片。

12.根据权利要求11所述的间接X射线传感器，其特征在于所述SOI晶片背侧上的栅格孔到达所述SOI晶片的绝缘体。

13.根据权利要求11所述的间接X射线传感器，其特征在于在具有n型或p型杂质的所述SOI晶片的绝缘体下方形成PN二极管，并且其中所述PN二极管与所述栅格孔的侧壁对准。

14.根据权利要求13所述的间接X射线传感器，其特征在于所述PN二极管通过多级金属互连电连接到所述SOI晶片的前侧上的接触。

15.根据权利要求10所述的间接X射线传感器，其特征在于所述栅格孔的侧壁涂覆有氧化物薄层、氮化物薄层、二氧化硅或金属薄层或其组合。

16.根据权利要求15所述的间接X射线传感器，其特征在于所述金属薄层包括铝或铬。

17.根据权利要求10所述的间接X射线传感器，其特征在于所述栅格孔由绝缘体覆盖，并且其中所述栅格孔的侧壁涂覆有具有使得光由于全内反射而保留在栅格孔中的介电常数的绝缘体堆叠。

18.根据权利要求10所述的间接X射线传感器，其特征在于所述闪烁体包括碘化铯(CsI)。

19.一种光学传感器，包括：

硅晶片，具有前侧和与所述前侧相对的背侧，所述硅晶片包括光电二极管阵列，每个光电二极管在所述硅晶片的前面具有接触，所述硅晶片还在其背侧上包括栅格孔的阵列，每个栅格孔与光电二极管阵列的相应光电二极管自对准并且填充有透明材料，所述透明材料具有足以用于在相应栅格孔中的光的全内反射的折射率；和

具有光电感测电路阵列的一个或多个硅裸芯，每个所述光电感测电路在所述一个或多个硅裸芯的顶表面处具有接触，

其中每个所述光电二极管上的接触对准并键合到所述一个或多个硅裸芯的光电感测电路阵列的相应光电感测电路的接触。

20.根据权利要求19所述的光学传感器，其特征在于所述硅晶片包括绝缘体上硅(SOI)晶片。

21.根据权利要求20所述的光学传感器，其特征在于所述SOI晶片的背侧上的栅格孔到达所述SOI晶片的绝缘体。

22.根据权利要求20所述的光学传感器，其特征在于在具有n型或p型杂质的SOI晶片的绝缘体下方形成PN二极管，并且其中所述PN二极管与所述栅格孔的侧壁对准。

23.根据权利要求22所述的光学传感器，其特征在于所述PN二极管通过多级金属互连电连接到所述SOI晶片的前侧上的接触。

24.根据权利要求19所述的光学传感器，其特征在于所述栅格孔的侧壁涂覆有氧化物薄层、氮化物薄层、二氧化硅或金属薄层或其组合。

25.根据权利要求24所述的光学传感器，其特征在于所述金属薄层包括铝或铬。

26.根据权利要求19所述的光学传感器，其特征在于所述栅格孔由绝缘体覆盖，并且其中所述栅格孔的侧壁涂覆有具有使得光由于全内反射而保留在栅格孔中的介电常数的绝缘体堆叠。

27.根据权利要求19所述的光学传感器，其特征在于所述硅晶片上的光电二极管阵列的接触具有第一间距，其特征在于所述一个或多个硅裸芯上的光电感测电路阵列的接触具有小于所述第一间距的第二间距，并且其中硅晶片上的光电二极管阵列的接触和一个或多个硅裸芯上的光电感测电路阵列的接触面对面地键合在一起，使用多层金属互连以使得第一间距减小。

28.一种光学传感器，包括：

硅晶片，具有前侧和与所述前侧相对的背侧，所述硅晶片包括：

在所述硅晶片的前侧上的像素阵列，所述像素中的每一个包括光电二极管和光电感测电路；和

在硅晶片的背侧上的栅格孔阵列，每个栅格孔与像素阵列的相应像素的相应光电二极管自对准，每个栅格孔填充有透明材料，所述透明材料具有足以用于在相应栅格孔中的光的全内反射的折射率。

29.根据权利要求28所述的光学传感器，其特征在于所述硅晶片包括绝缘体上硅(SOI)晶片。

30.根据权利要求29所述的光学传感器，其特征在于所述SOI晶片背侧上的栅格孔到达所述SOI晶片的绝缘体。

31.根据权利要求29所述的光学传感器，其特征在于在具有n型或p型杂质的SOI晶片的绝缘体下方形成PN二极管，并且其中所述PN二极管与所述栅格孔的侧壁对准。

32.根据权利要求31所述的光学传感器，其特征在于所述PN二极管通过多级金属互连电连接到所述SOI晶片的前侧上的接触。

33.根据权利要求28所述的光学传感器，其特征在于所述栅格孔的侧壁涂覆有氧化物薄层、氮化物薄层、二氧化硅或金属薄层或其组合。

34.根据权利要求33所述的光学传感器，其特征在于所述金属薄层包括铝或铬。

35.根据权利要求28所述的光学传感器，其特征在于所述栅格孔由绝缘体覆盖，并且其中所述栅格孔的侧壁涂覆有具有使得光由于全内反射而保留在所述栅格孔中的介电常数的绝缘体堆叠。

36.根据权利要求28所述的光学传感器，其特征在于所述透明材料包括碘化铯(CsI)。

37.一种直接X射线传感器，包括：

直接X射线感测衬底，包括：

光电导体，其具有在所述光电导体的第一侧上的公共电极，以及在所述光电导体的第二侧上的像素电极，使得施加到所述公共电极和所述像素电极的电压在所述光电导体中创建电场；和

接触，在所述衬底的晶片的表面上，其连接到所述光电导体的第二侧上的像素电极；和

电荷感测结构，包括：

电容器，其具有连接到所述电荷感测结构的表面上的接触的第一电极，以及连接到接地的第二电极；和

感测晶体管，

其中所述X射线感测衬底上的接触对准并键合到所述电荷感测结构的表面上的接触。

38.根据权利要求37所述的直接X射线传感器，其特征在于所述光电导体包括单晶半导体。

39.根据权利要求38所述的直接X射线传感器，其特征在于所述光电导体包括硅、硒或CdTe。

40.根据权利要求37所述的直接X射线传感器，其特征在于所述像素电极注入有n掺杂剂。

41.根据权利要求40所述的直接X射线传感器，其特征在于所述像素电极形成PN二极管的PN结的一部分。

42.根据权利要求37所述的直接X射线传感器，其特征在于肖特基二极管形成在所述光电导体中，所述像素电极包括金属。

43.根据权利要求42所述的直接X射线传感器，其特征在于所述金属包括铂。

44.一种直接X射线传感器，包括：

直接X射线感测衬底，包括：

光电导体，其在所述光电导体的第一侧上具有公共电极；

在所述光电导体的第二侧上的PN结；和

所述衬底的晶片的表面上的接触，其连接到光电导体的第二侧上的PN结，使得施加到公共电极和靠近光电导体上的接触的PN结的一侧的电压在光电导体中创建电场；和

电荷感测结构，包括：

电容器，具有连接到所述电荷感测结构的表面上的接触的第一电极，以及连接到接地的第二电极；和

感测晶体管，

其中所述X射线感测衬底上的所述接触对准并键合到所述电荷感测结构的表面上的所述接触。

45.根据权利要求44所述的直接X射线传感器，其特征在于所述光电导体包括单晶半导体。

46.根据权利要求45所述的直接X射线传感器，其特征在于所述光电导体包括硅、硒或CdTe。

47.根据权利要求44所述的直接X射线传感器，其特征在于所述光电导体的所述第二侧包括像素电极作为所述PN结的一部分并且用n掺杂剂注入。

48.根据权利要求44所述的直接X射线传感器，其特征在于在所述光电导体中形成肖特基二极管，所述光电导体的第二侧包括金属。

49.根据权利要求48所述的直接X射线传感器，其特征在于所述金属包括铂。

50.一种直接X射线传感器，包括：

直接X射线感测衬底，包括：

光电导体，其在所述光电导体的第一侧上具有公共电极；

肖特基结，在所述光电导体的第二侧上；和

接触，在衬底的晶片的表面上，其连接到光电导体的第二侧上的肖特基结，使得施加到公共电极和靠近光电导体上的接触的肖特基结的一侧的电压在所述光电导体中创建电场；和

电荷感测结构，包括：

电容器，其具有连接到所述电荷感测结构的表面上的接触的第一电极；感测晶体管；和

连接到地的第二电极，

其中所述X射线感测衬底上的接触对准并键合到所述电荷感测结构的表面上的接触。

51.根据权利要求50所述的直接X射线传感器，其特征在于所述光电导体包括单晶半导体。

52.根据权利要求51所述的直接X射线传感器，其特征在于所述光电导体包括硅、硒或CdTe。

53.根据权利要求50所述的直接X射线传感器，其特征在于所述光电导体的第二侧包括金属。

54.根据权利要求53所述的直接X射线传感器，其特征在于所述金属包括铂。