CN207505232U - 埋嵌电阻设计的印制线路板 - Google Patents
埋嵌电阻设计的印制线路板 Download PDFInfo
- Publication number
- CN207505232U CN207505232U CN201721255597.XU CN201721255597U CN207505232U CN 207505232 U CN207505232 U CN 207505232U CN 201721255597 U CN201721255597 U CN 201721255597U CN 207505232 U CN207505232 U CN 207505232U
- Authority
- CN
- China
- Prior art keywords
- layer
- wiring board
- filled
- printed wiring
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本实用新型属于电路板加工制造技术领域,尤其是涉及一种埋嵌电阻设计的印制线路板。它解决了现有埋嵌电阻印制线路板稳定性差的技术问题。包括线路板本体,本线路板本体包括绝缘介质层,绝缘介质层上直接连接有若干依次分布设置的导体层,导体层上覆设有电阻层,电阻层的下方位于导体层之间的部位填充有填充层,且填充层的高度与导体层的高度一致。优点在于:采用填充层,能够消除应力集中点,提高结构强度和电气稳定性;同时将电阻层裸露在导体层的外面,可以精确测试和控制电阻阻值,使产品电气性能更稳定。
Description
技术领域
本实用新型属于电路板加工制造技术领域,尤其是涉及一种埋嵌电阻设计的印制线路板。
背景技术
随着电子信息产业的发展,对电子信息产品的封装密度和体积质量都提出了更高要求,而将无源器件埋嵌到印制线路板当中是一种非常有效的解决手段,自然成为了印制线路板行业发展的热点。其中,埋嵌电阻成为了一种最主要的产品方向,其优点是提高了印制线路板表面的贴装空间,通过采用埋嵌技术使得嵌入的元件可靠性更好,通过取消贴片和插件封装所寄生的电感和电容、缩短传输路径以及提高电磁兼容性使得信号传输的完整性更好。
现有技术中,埋嵌式电阻的制作方式一般是将涂覆有电阻层3的导体层5压合到介质层表面,通过多次蚀刻后得到特定阻值的电阻,电阻结构如图1所示,可以看到铜箔层的边缘表面形成了应力集中点,在线路板的制作或使用过程中,该区域容易形成应力集中,由于电阻层的厚度一般<10微米,而且较脆,集中的应力很容易破坏电阻层,造成电阻值的变化,电气性能的不稳定。
实用新型内容
本实用新型的目的是针对上述问题,提供一种能够提高稳定性的埋嵌电阻设计的印制线路板。
为达到上述目的,本实用新型采用了下列技术方案:
本实用新型的埋嵌电阻设计的印制线路板,包括线路板本体,本线路板本体包括绝缘介质层,所述的绝缘介质层上直接连接有若干依次分布设置的导体层,所述的导体层上覆设有电阻层,所述的电阻层的下方位于导体层之间的部位填充有填充层,且所述的填充层的高度与导体层的高度一致。
通过上述技术方案,采用填充层的方式,能够消除集中应力点同时提高电阻层的强度和电气稳定性。
在上述的埋嵌电阻设计的印制线路板中,所述的电阻层的厚度小于导体层的厚度,电阻层的两端端部位于导体层的中间部位。
在上述的埋嵌电阻设计的印制线路板中,所述的绝缘介质层和填充层分别由高分子绝缘材料或陶瓷绝缘材料制成,且所述的绝缘介质层和填充层分别由均一材料、复相材料与复合材料中的任意一种材料制成。
在上述的埋嵌电阻设计的印制线路板中,所述的填充层通过涂布和/或印刷的方式制成
在上述的埋嵌电阻设计的印制线路板中,所述的电阻层由金属材料、陶瓷材料与高分子聚合物材料中的任意一种制成;所述的电阻层由采用化学镀方式、印刷涂覆方式、溅射涂覆方式、电镀方式与气相沉积方式中任意一种或多种方式相结合制成;
在上述的埋嵌电阻设计的印制线路板中,所述的导体层为铜箔。
与现有的技术相比,本埋嵌电阻设计的印制线路板的优点在于:在导体层之间填充与导体层同样高的填充层,能够消除应力集中点,提高结构强度和电气稳定性;同时将电阻层裸露在导体层的外面,可以精确测试和控制电阻阻值,使产品电气性能更稳定。
附图说明
图1为现有埋嵌电阻的印制线路板的结构示意图;
图2为本实用新型实的结构示意图。
图中,线路板本体1;绝缘介质层2;电阻层3;填充层4;导体层5。
具体实施方式
下面结合附图和具体实施方式对本实用新型做进一步详细的说明。
如图2所示,本埋嵌电阻设计的印制线路板包括线路板本体1,本线路板本体1包括绝缘介质层2,绝缘介质层2上直接连接有若干依次分布设置的导体层5,导体层5上覆设有电阻层3,电阻层3的下方位于导体层5之间的部位填充有填充层4,且填充层4的高度与导体层5的高度一致,其中电阻层3的厚度小于导体层5的厚度,电阻层3的两端端部位于导体层5的中间部位,这里的线路板本体1可以是刚性板,也可以是柔性板,也可以是刚柔结合板。
具体地,绝缘介质层2和填充层4分别由高分子绝缘材料或陶瓷绝缘材料制成,且绝缘介质层2和填充层4分别由均一材料、复相材料与复合材料中的任意一种材料制成,绝缘介质层2和填充层4可以采用相同的材料或者不同的材料制成。
进一步地,电阻层3由金属材料、陶瓷材料与高分子聚合物材料中的任意一种制成;电阻层3由采用化学镀方式、印刷涂覆方式、溅射涂覆方式、电镀方式与气相沉积方式中任意一种或多种方式相结合制成;导体层5为铜箔。
本埋嵌电阻设计的印制线路板制造的方法包括以下步骤:1、制作内层板材,包括准备绝缘介质层2并在绝缘介质层2上表面压合导体层5;2、制作导体线路,包括在导体层5上贴覆第一光阻层,进行第一次曝光、第一次显影、第一次蚀刻、第一次退光阻,得到线路板本体1的半成品;3、制作填充层4,包括在步骤2中得到的线路板本体1的半成品上涂覆填充材料,本实施例采用介电材料和/或树脂材料,等到介电材料和/或树脂材料固化后,通过研磨方式整平线路板本体1表面,同时将导体线路显露出来;4、制作电阻层3沉积区域,包括在导体层5和/或填充层4上贴覆第二光阻层,进行第二次曝光和第二次显影将需要沉积电阻层3的区域显露出来;5、制作电阻层3,包括在步骤4中得到的显露区域中沉积电阻层3,然后进行第二次退光阻。
进一步地,本实施例采用下述方式对电阻值进行修整:6、修整电阻值,包括根据目标电阻值对电阻层3进行热处理或激光修阻。
其中,在步骤3中,采用涂布和/或印刷的方式涂覆介电材料和/或树脂材料,且介电材料和/或树脂材料通过热和/或光进行固化;在步骤5中,电阻层3由包括Ni-P、Ni-S、Ni-B、Ni-W、Co-P、Co-W与Co-S中任意一种或多种组合的二元合金体系,包括Ni-W-P,Ni-Cu-P,Ni-Cr-P,Ni-Mo-P、Ni-W-B,Ni-Cu-B,Ni-Sn-P,Co-Ni-P、Co-Zn-P、Co-W-B和Co-W-P中任意一种或多种组合的三元合金体系,包括Ni-Co-W-P四元合金体系的复合金体系组成,复合金体系中添加有由包括SiC和/或Al2O3的稀土元素和聚四氟乙烯所形成的复合镀层,且电阻层3通过采用化学镀的方式沉积电阻层3;在步骤1和步骤3中,绝缘介质层2和填充层4的材质分别包括环氧树脂、聚四氟乙烯、酚醛树脂、聚苯醚树脂、BT(双马来酰亚胺和三嗪)树脂、聚酰亚胺、液晶聚合物、聚酯和碳氢化合物-陶瓷共混物中的一种或多种的组合;而且,本实施例的导体层5优选铜箔。
进一步地,第一光阻层和第二光阻层分别采用湿膜涂覆方式或干膜压覆方式制成;第一次曝光和第二次曝光分别采用菲林曝光方式或采用镭射直接成像曝光方式;第一次蚀刻采用HCl和NaClO3体系或采用H2SO4和CuSO4体系的酸性蚀刻方式。
本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代,但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。
尽管本文较多地使用了线路板本体1;绝缘介质层2;电阻层3;填充层4;导体层5等术语,但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本实用新型的本质;把它们解释成任何一种附加的限制都是与本实用新型精神相违背的。
Claims (6)
1.一种埋嵌电阻设计的印制线路板,包括线路板本体(1),其特征在于,本线路板本体(1)包括绝缘介质层(2),所述的绝缘介质层(2)上直接连接有若干依次分布设置的导体层(5),所述的导体层(5)上覆设有电阻层(3),所述的电阻层(3)的下方位于导体层(5)之间的部位填充有填充层(4),且所述的填充层(4)的高度与导体层(5)的高度一致。
2.根据权利要求1所述的埋嵌电阻设计的印制线路板,其特征在于,所述的电阻层(3)的厚度小于导体层(5)的厚度,电阻层(3)的两端端部位于导体层(5)的中间部位。
3.根据权利要求1或2所述的埋嵌电阻设计的印制线路板,其特征在于,所述的绝缘介质层(2)和填充层(4)分别由高分子绝缘材料或陶瓷绝缘材料制成,且所述的绝缘介质层(2)和填充层(4)分别由均一材料、复相材料与复合材料中的任意一种材料制成。
4.根据权利要求3所述的埋嵌电阻设计的印制线路板,其特征在于,所述的填充层通过涂布和/或印刷的方式制成。
5.根据权利要求1或2所述的埋嵌电阻设计的印制线路板,其特征在于,所述的电阻层(3)由金属材料、陶瓷材料与高分子聚合物材料中的任意一种制成;所述的电阻层(3)由采用化学镀方式、印刷涂覆方式、溅射涂覆方式、电镀方式与气相沉积方式中任意一种或多种方式相结合制成。
6.根据权利要求5所述的埋嵌电阻设计的印制线路板,其特征在于,所述的导体层(5)为铜箔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721255597.XU CN207505232U (zh) | 2017-09-28 | 2017-09-28 | 埋嵌电阻设计的印制线路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721255597.XU CN207505232U (zh) | 2017-09-28 | 2017-09-28 | 埋嵌电阻设计的印制线路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207505232U true CN207505232U (zh) | 2018-06-15 |
Family
ID=62499022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201721255597.XU Active CN207505232U (zh) | 2017-09-28 | 2017-09-28 | 埋嵌电阻设计的印制线路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207505232U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107770959A (zh) * | 2017-09-28 | 2018-03-06 | 衢州顺络电路板有限公司 | 埋嵌电阻设计的印制线路板及其制造方法 |
-
2017
- 2017-09-28 CN CN201721255597.XU patent/CN207505232U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107770959A (zh) * | 2017-09-28 | 2018-03-06 | 衢州顺络电路板有限公司 | 埋嵌电阻设计的印制线路板及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105027691B (zh) | 印刷电路板及其制造方法 | |
CN107770959A (zh) | 埋嵌电阻设计的印制线路板及其制造方法 | |
CN101827494A (zh) | 线路板及其制造方法 | |
CN109757036A (zh) | 部件承载件及其制造方法 | |
JP4702904B2 (ja) | プリント配線板及びそのプリント配線板の製造方法 | |
CN103108491A (zh) | 电路板及其制作方法 | |
KR102024608B1 (ko) | 센서 | |
CN107743341A (zh) | 提高内埋电阻信赖性的印制线路板及其制造方法 | |
CN207505232U (zh) | 埋嵌电阻设计的印制线路板 | |
CN105848429A (zh) | 能取代埋嵌电阻设计的印制线路板的制造方法 | |
US11081436B2 (en) | Component carrier with integrated strain gauge | |
CN105848408A (zh) | 取代埋嵌电阻设计的印制线路板及其制造方法 | |
CN104968157A (zh) | 一种电镀铜簿膜电路及其加法制造方法 | |
JP2006261586A (ja) | コイル部品の製造方法 | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
WO2007043438A1 (ja) | 多層プリント配線板及びその製造方法 | |
TWI669035B (zh) | 電路板及電路板的製作方法 | |
JPH10190159A (ja) | 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法 | |
JP4752281B2 (ja) | 抵抗素子内蔵プリント配線板 | |
JP4683049B2 (ja) | 抵抗素子内蔵プリント配線板 | |
CN205793598U (zh) | 取代埋嵌电阻设计的印制线路板 | |
JP3728059B2 (ja) | 多層配線基板 | |
EP3790365A1 (en) | Component carrier and method of manufacturing the same | |
CN210157483U (zh) | 多层基板 | |
JPH09148738A (ja) | 多層プリント配線基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |