CN207410324U - 一种基于2.4GHz的RF电路 - Google Patents

Abstract

本实用新型实施例公开了一种基于2.4GHz的RF电路。RF内核用于接收和发射信号；压控振荡电路，与PLL倍频电路连接，用于产生振荡，该振荡的频率为时钟频率，并将该振荡传递给PLL倍频电路；PLL倍频电路，与RF内核连接，用于将接收的振荡的频率转化为预设频率范围为2.4GHz～2.4+a GHz内的频率并提供给RF内核；DA转换器，与压控振荡电路连接；数据寄存器，与DA转换器连接；MCU内核，分别与数据寄存器和RF内核连接，用于当RF内核接收不到通信对端的信号时，控制调节数据寄存器输出的数字控制信号，以调节DA转换器转换的电压信号，直到提供给RF内核的振荡的频率与接收的信号的频率一致。

Description

一种基于2.4GHz的RF电路

技术领域

本实用新型涉及射频通信技术领域，尤其涉及一种基于2.4GHz的RF电路。

背景技术

在通信领域中，RF芯片工作时需要时钟频率，目前通常通过振荡器来产生时钟频率以提供RF芯片工作时需要的时钟频率，并且对振荡器的精度要求较高。现有技术中，一般采用芯片外接晶体振荡器来提供时钟频率，但晶体振荡器存在体积较大、制作不易、易老化等问题。

实用新型内容

本实用新型的目的是提供一种基于2.4GHz的RF电路，以解决如下技术问题：由于在2.4GHz通信应用领域中，RF芯片采用晶体振荡器来提供时钟频率，存在体积较大、制作不易、易老化等问题。

本实用新型的目的是通过以下技术方案实现的：

一种基于2.4GHz的RF电路，包括：

RF内核、压控振荡电路、PLL倍频电路、数据寄存器、DA转换器和MCU内核；其中：

所述RF内核，用于接收通信对端的信号以及向所述通信对端发射信号；

所述压控振荡电路，与所述PLL倍频电路连接，用于产生振荡，该振荡的频率为时钟频率，并将该振荡传递给PLL倍频电路；

所述PLL倍频电路，与所述RF内核连接，用于将接收的振荡的频率转化为预设频率范围为2.4GHz～2.4+aGHz内的频率并提供给所述RF内核；

所述DA转换器，与所述压控振荡电路连接；

所述数据寄存器，与所述DA转换器连接；

所述MCU内核，分别与所述数据寄存器和所述RF内核连接，用于当所述RF内核接收不到所述通信对端的信号时，控制调节所述数据寄存器输出的数字控制信号，以调节所述DA转换器转换的电压信号，直到提供给所述RF内核的振荡的频率与接收的信号的频率一致；

较佳的，所述预设频率范围为2.4GHz-2.4835GHz。

较佳的，所述时钟频率转化后的频率等于所述时钟频率与所述PLL倍频电路的倍频比的乘积。

较佳的，所述压控振荡电路为压控RC振荡电路或压控LC振荡电路。

较佳的，还包括天线，所述天线连接所述RF内核。

较佳的，所述压控振荡电路、所述数据寄存器、所述MCU内核和所述DA转换器以MCU芯片形式封装；

所述RF内核和所述PLL倍频电路以RF芯片形式封装。

较佳的，所述压控振荡电路、所述PLL倍频电路、所述数据寄存器、所述RF内核和所述DA转换器以RF芯片形式封装；

所述MCU内核以MCU芯片形式封装。

较佳的，所述RF内核、所述压控振荡电路、所述PLL倍频电路、所述数据寄存器、所述MCU内核和所述DA转换器以RF芯片形式封装。

本实用新型的有益效果如下：

本实用新型实施例提供的射频电路中，压控振荡电路会产生振荡，该振荡的频率为时钟频率，并将该振荡传递给PLL倍频电路，PLL倍频电路将接收的振荡的频率转化为预设频率范围为2.4GHz～2.4+a GHz内的频率并提供给RF内核，RF内核以此振荡为基准，接收通信对端的信号，以及向通信对端发射信号，当RF内核接收不到通信对端的信号时，连接RF内核的MCU内核，就会控制调节数据寄存器输出的数字控制信号，这种数字控制信号被DA转换器转化为电压信号，送入压控振荡电路，改变压控振荡电路产生的振荡的频率，即改变时钟频率，从而改变PLL倍频电路转化的振荡的频率，PLL倍频电路转化的振荡的频率与接收的信号的频率一致，RF内核就可以接收通信对端的信号。这种基于2.4GHz的RF电路，放弃了采用晶体振荡器来提供振荡，而是采用可调控的压控振荡电路来提供时钟频率，与采用晶体振荡器相比，体积小，制作简单，并且容易得到，大大降低了电路成本。

附图说明

图1为本实用新型实施例提供RF电路的结构示意图；

图2a为本实用新型实施例提供RF电路的一种结构示意图之一；

图2b为本实用新型实施例提供RF电路的一种封装结构示意图之一；

图3a为本实用新型实施例提供RF电路的一种结构示意图之二；

图3b为本实用新型实施例提供RF电路的一种封装结构示意图之二；

图4a为本实用新型实施例提供RF电路的一种结构示意图之三；

图4b为本实用新型实施例提供RF电路的一种封装结构示意图之三。

附图标记：

1-RF内核；2-MCU内核；3-数据寄存器；4-DA转换器；5-压控振荡电路；6-PLL倍频电路；7-天线；8-RF芯片；9-MCU芯片。

具体实施方式

下面结合附图和实施例对本实用新型提供的一种基于2.4GHz的RF电路进行详细的说明。

本实用新型实施例提供的一种基于2.4GHz的RF电路中，如图1所示，包括：

射频(Radio Frequency，RF)内核1、压控振荡电路5、锁相回路(Phase LockedLoop，PLL)倍频电路6、数据寄存器3、数字模拟(Digital to Analog，DA)转换器4和微控制单元(Microcontroller Unit，MCU)内核2；其中：

RF内核1，用于接收通信对端的信号以及向通信对端发射信号；

压控振荡电路5，与PLL倍频电路6连接，用于产生振荡，该振荡的频率为时钟频率，并将该振荡传递给PLL倍频电路6；

PLL倍频电路6，与RF内核1连接，用于将接收的振荡的频率转化为预设频率范围为2.4GHz～2.4+a GHz内的频率并提供给RF内核1；

DA转换器4，与压控振荡电路5连接；

数据寄存器3，与DA转换器4连接；

MCU内核2，分别与数据寄存器3和RF内核连接1，用于当RF内核1接收不到通信对端的信号时，控制调节数据寄存器3输出的数字控制信号，以调节DA转换器4转换的电压信号，直到提供给RF内核1的振荡的频率与接收的信号的频率一致。

其中，DA转换器可以将接收的数字控制信号转换为模拟电压信号。

其中，数据寄存器可以存储MCU内核发送的数字控制信号的数据。

本实用新型实施例提供的射频电路中，压控振荡电路5会产生振荡，该振荡的频率为时钟频率，并将该振荡传递给PLL倍频电路6，PLL倍频电路6将接收的振荡的频率转化为预设频率范围为2.4GHz～2.4+a GHz内的频率并提供给RF内核1，RF内核1以此振荡为基准，接收通信对端的信号，以及向通信对端发射信号，当RF内核1接收不到通信对端的信号时，连接RF内核1的MCU内核2，就会控制调节数据寄存器3输出的数字控制信号，这种数字控制信号被DA转换器4转化为电压信号，送入压控振荡电路5，改变压控振荡电路5产生的振荡的频率，即改变时钟频率，从而改变PLL倍频6电路转化的振荡的频率，PLL倍频电路6转化的振荡的频率与接收的信号的频率一致，RF内核1就可以接收通信对端的信号。这种基于2.4GHz的RF电路，放弃了采用晶体振荡器来提供振荡，而是采用可调控的压控振荡电路来提供时钟频率，与采用晶体振荡器相比，制作简单，并且容易得到，成本低。

当PLL倍频电路6转化的振荡频率与接收的信号的频率一致，RF内核1可以接收通信对端的信号时，连接RF内核1的MCU内核2，就会判断出此时的振荡频率合适，停止通过数据寄存器3发送数字控制信号，数据寄存器3便会保存MCU内核2最后发送的数字控制信号，并持续向DA转换器4发送，DA转换器4接收到数字控制信号后，将该数字控制信号转换为电压信号，并发送给压控振荡电路5，控制压控振荡电路5维持此时产生的振荡频率不变，为PLL倍频电路6提供稳定的振荡，PLL倍频电路6就可以为RF内核1提供稳定的振荡，使RF内核1可以接收通信对端的信号，以及向通信对端发射信号。

较佳的，上述预设频率范围可以为2.4GHz-2.4835GHz。

其中，时钟频率转化后的频率等于时钟频率与PLL倍频电路6的倍频比的乘积。

较佳的，时钟频率可以为12MHz、16MHz、26MHz等等。

以上预设频率范围和时钟频率的数值仅是举例并非限定，可以根据实际情况进行设置。

较佳的，压控振荡电路5可以但不限于为压控RC振荡电路或压控LC振荡电路。

其中，压控RC振荡电路和压控LC振荡电路的具体结构可以参照现有的结构实现。

较佳的，如图1所示，还包括天线7，天线7连接RF内核1。其中，天线7，用于增强RF内核1接收通信对端的信号的能力，以及向通信对端发射信号的能力。

本实用新型实施例提供的RF电路的封装方式有以下几种：

RF电路第一种封装方式：

如图2a、图2b所示，压控振荡电路5、数据寄存器3、MCU内核2和DA转换器4以MCU芯片9形式封装；RF内核1和PLL倍频电路6以RF芯片8形式封装。

以图2b所示的一种封装芯片为例，该电路包括：天线7、RF芯片8、MCU芯片9、电感L1、电容C1、电容C2、电容C3。对于RF芯片8：ANTP管脚连接天线ANT端；ANTN管脚通过电感L1的第一端，电感L1的第二端分别与RF-VDD管脚、VDD-DIG管脚、VCC管脚、PLL-VDD管脚连接，还分别通过电容C1和电容C2接地；VCC-3.3管脚通过电容C3接地。RF芯片8的IRO管脚连接MCU芯片9的B4；RF芯片8的SPI SS管脚连接MCU芯片9的B5；RF芯片8的SPI CLK管脚连接MCU芯片9的B6；RF芯片8的CSS管脚连MCU芯片9的B2；RF芯片8的MOSI管脚连接MCU芯片9的B7；RF芯片8的MISO管脚连接MCU芯片9的B3；RF芯片8的OSC IN管脚连接MCU芯片9的OSC OUT。对于MCU芯片9，VSS管脚接地，VDD管脚连接电源。

本实施例中，RF芯片8就是采用现有的RF芯片。将RC振荡电路、数据寄存器3、MCU内核2和DA转换器4以MCU芯片9形式封装，这种MCU芯片9是相对现有技术中的MCU芯片有改进的。MCU芯片9的OSC OUT管脚连接RF芯片8的OSC IN管脚，能够为RF芯片8提供振荡，具有频率调节功能。如果MCU芯片9无法提供合适振荡，可以直接更换MCU芯片9。这种封装方式中对RF内核1进行单独封装，并采用常见的封装方式，使得RF电路中的，RF芯片8便于更换。

RF电路第二种封装方式：

如图3a、图3b所示，压控振荡电路5、数据寄存器3、PLL倍频电路6、RF内核1和DA转换器4以RF芯片8形式封装；MCU内核2以MCU芯片9形式封装。

以图3b所示的一种封装芯片为例，该电路包括：天线7、RF芯片8、MCU芯片9、电感L1、电容C1、电容C2、电容C3。对于RF芯片8：ANTP管脚连接天线7的ANT端；ANTN管脚连接电感L1的第一端，电感L1的第二端与RF-VDD管脚、VDD-DIG管脚、VCC管脚、PLL-VDD管脚连接，并且电感L1第二端分别通过电容C1和电容C2接地；VCC-3.3管脚通过电容C3接地。RF芯片8的IRO管脚连接MCU芯片9的管脚B4；RF芯片8的SPI SS管脚连接MCU芯片9的B5；RF芯片8的SPICLK管脚连接MCU芯片9的B6；RF芯片8的CSS管脚连接MCU芯片9的A6；RF芯片8的MOSI管脚连接MCU芯片9的B7；RF芯片8的MISO管脚连接MCU芯片9的A7。对于MCU芯片9，VSS管脚接地，VDD管脚连接电源。

本实施例中，MCU芯片9就是采用现有的MCU芯片。将压控振荡电路5、数据寄存器3、PLL倍频电路6、DA转换器4、RF内核1以RF芯片8的形式封装，这种RF芯片8相对现有技术中的RF芯片有改进，RF芯片8内部包含提供振荡的振荡器，MCU芯片9对其内部的振荡器具有频率调节功能。

这种封装方式中对MCU内核2进行单独封装，使得RF电路中的MCU芯片9便于更换。

RF电路第三种封装方式：

如图4a、图4b所示，RF内核1、PLL倍频电路6、压控振荡电路5、数据寄存器3、MCU内核2和DA转换器4以RF芯片8形式封装。

以图4b所示的一种封装芯片为例，该电路包括：天线7、RF芯片8、电感L1、电容C1、电容C2、电容C3。RF芯片各管脚连接方式如下，ANT1管脚连接天线；ANT2管脚通过电容C1接地,还通过L1连接天线，LDO-VDD管脚通过电容C2接地，LDO-VOUT管脚通过电容C3接地，VDD管脚连接VCC，GND管脚接地。

这种封装方式中对RF内核1、压控振荡电路5、PLL倍频电路6、数据寄存器3、MCU内核2和DA转换器4进行封装，整个RF电路封装在一个芯片内，方便了RF电路的使用和安装。这种RF芯片8相较于普通的RF芯片，不需要外接晶体振荡器，原来用于连接晶体振荡器的管脚就闲置了，可以用作它用。

下面对RF电路的频率调节方式进行具体说明：

本实施例的通信场景中，在信号发射端和信号接收端都设置本实施例提供的RF电路，在出厂之前完成对RF电路的频率调节，由信号发射端发出一个信号，在信号接收端对频率进行调节，具体如下：

压控振荡电路5会产生振荡并传递给PLL倍频电路6，PLL倍频电路6接收到振荡并将其频率转化为预设频率范围为2.4GHz～2.4835GHz内的频率并提供给RF内核1，RF内核1以此振荡为基准，接收通信对端的信号，例如：接收通信对端的信号为2.412GHz以及向通信对端发射信号，当RF内核接收不到通信对端的信号时，连接RF内核的MCU内核2，就会控制调节数据寄存器3输出的数字控制信号，这种数字控制信号被DA转化器4转化为电压信号，送入压控振荡电路5，改变压控振荡电路5的产生的振荡的频率，从而改变PLL倍频电路6转化的振荡的频率，这时的振荡频率会在2.4GHz～2.4835GHz频率范围内不断变化，直到PLL倍频电路转化的振荡频率与接收的信号的频率一致，RF内核就可以接收通信对端的信号。此时，连接RF内核1的MCU内核2，就会判断出此时的振荡频率合适，停止通过数据寄存器3发送数字控制信号，数据寄存器3便会保存MCU内核2最后发送的数字控制信号，并持续向DA转换器4发送，DA转换器4接收到数字控制信号后，将该数字控制信号转换为电压信号，并发送给压控振荡电路5，控制压控振荡电路5维持此时产生的振荡频率不变，为PLL倍频电路6提供稳定的振荡，PLL倍频电路6就可以为RF内核1提供稳定的振荡，使RF内核1可以接收通信对端的信号，以及向通信对端发射信号。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (8)

1.一种基于2.4GHz的RF电路，其特征在于，包括：

射频RF内核、压控振荡电路、锁相回路PLL倍频电路、数据寄存器、数字模拟DA转换器和微控制单元MCU内核；其中：

所述RF内核，用于接收通信对端的信号以及向所述通信对端发射信号；

所述压控振荡电路，与所述PLL倍频电路连接，用于产生振荡，该振荡的频率为时钟频率，并将该振荡传递给PLL倍频电路；

所述PLL倍频电路，与所述RF内核连接，用于将接收的振荡的频率转化为预设频率范围为2.4GHz～2.4+a GHz内的频率并提供给所述RF内核；

所述DA转换器，与所述压控振荡电路连接；

所述数据寄存器，与所述DA转换器连接；

所述MCU内核，分别与所述数据寄存器和所述RF内核连接，用于当所述RF内核接收不到所述通信对端的信号时，控制调节所述数据寄存器输出的数字控制信号，以调节所述DA转换器转换的电压信号，直到提供给所述RF内核的振荡的频率与接收的信号的频率一致。

2.根据权利要求1所述的基于2.4GHz的RF电路，其特征在于，所述预设频率范围为2.4GHz-2.4835GHz。

3.根据权利要求1所述的基于2.4GHz的RF电路，其特征在于，所述时钟频率转化后的频率等于所述时钟频率与所述PLL倍频电路的倍频比的乘积。

4.根据权利要求1所述的基于2.4GHz的RF电路，其特征在于，所述压控振荡电路为压控RC振荡电路或压控LC振荡电路。

5.根据权利要求1所述的基于2.4GHz的RF电路，其特征在于，还包括天线，所述天线连接所述RF内核。

6.根据权利要求1所述的基于2.4GHz的RF电路，其特征在于，所述压控振荡电路、所述数据寄存器、所述MCU内核和所述DA转换器以MCU芯片形式封装；

所述RF内核和所述PLL倍频电路以RF芯片形式封装。

7.根据权利要求1所述的基于2.4GHz的RF电路，其特征在于，所述压控振荡电路、所述PLL倍频电路、所述数据寄存器、所述RF内核和所述DA转换器以RF芯片形式封装；

所述MCU内核以MCU芯片形式封装。

8.根据权利要求1所述的基于2.4GHz的RF电路，其特征在于，所述RF内核、所述压控振荡电路、所述PLL倍频电路、所述数据寄存器、所述MCU内核和所述DA转换器以RF芯片形式封装。