CN207282459U - 一种芯片贴膜底盘固定工装 - Google Patents
一种芯片贴膜底盘固定工装 Download PDFInfo
- Publication number
- CN207282459U CN207282459U CN201720572671.4U CN201720572671U CN207282459U CN 207282459 U CN207282459 U CN 207282459U CN 201720572671 U CN201720572671 U CN 201720572671U CN 207282459 U CN207282459 U CN 207282459U
- Authority
- CN
- China
- Prior art keywords
- positioning pin
- collet
- chip tray
- fool proof
- fixed plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本实用新型公开了一种芯片贴膜底盘固定工装，包括芯片托盘，所述芯片托盘下端设有底托，所述底托侧边固定连接有定位销，所述定位销一侧设有防呆定位销，所述防呆定位销固定连接于芯片托盘，所述芯片托盘一侧贯穿连接有与定位销和防呆定位销相匹配的定位孔，所述底托中间嵌有与芯片托盘相匹配的限位槽，所述限位槽一侧设有手位凹槽，所述底托下端连接有固定板，所述固定板侧边设有限位凸起，所述固定板底部贯穿连接还有导向孔，所述导向孔一侧布有定位孔，所述定位孔贯穿连接于固定板，本实用新型通过增加带有定位销的底托，方便固定芯片托盘，多组同时固定可以一次进行多个产品的贴膜，大大提高工作效率，降低工人劳动强度。
Description
技术领域
本实用新型涉及芯片生产技术领域，具体为一种芯片贴膜底盘固定工装。
背景技术
芯片指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。芯片（chip）或称微电路（microcircuit）、微芯片（microchip）、集成电路（英语：integratedcircuit，IC），在电子学中是一种把电路（主要包括半导体设备，也包括被动组件等）小型化的方式，并通常制造在半导体晶圆表面上。前述将电路制造在半导体芯片表面上的集成电路又称薄膜（thin-film）集成电路。另有一种厚膜（thick-film）混成集成电路（hybridintegratedcircuit）是由独立半导体设备和被动组件，集成到衬底或线路板所构成的小型化电路。芯片（chip）就是半导体元件产品的统称。是集成电路（IC，integratedcircuit）的载体，由晶圆分割而成。硅片是一块很小的硅，内含集成电路，它是计算机或者其他电子设备的一部分。IC就是集成电路，泛指所有的电子元器件，是在硅板上集合多种电子元器件实现某种特定功能的电路模块。它是电子设备中最重要的部分，承担着运算和存储的功能。集成电路的应用范围覆盖了军工、民用的几乎所有的电子设备。
随着社会的发展，半导体器件及其包装的越发变薄和小型化，在一些情况下半导体芯片的背面需要用保护膜保护，防止损害半导体芯片，但是由于没有专用的贴膜设备，通常贴膜都是工人手工完成，贴膜效率低，容易贴偏，且工人必须连续作业，用于应对高产量的需求，劳动强度大。
实用新型内容
本实用新型的目的在于提供一种芯片贴膜底盘固定工装，以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供如下技术方案：一种芯片贴膜底盘固定工装，包括芯片托盘，所述芯片托盘下端设有底托，所述底托侧边固定连接有定位销，所述定位销一侧设有防呆定位销，所述防呆定位销固定连接于芯片托盘，所述芯片托盘一侧贯穿连接有与定位销和防呆定位销相匹配的定位孔，所述底托中间嵌有与芯片托盘相匹配的限位槽，所述限位槽一侧设有手位凹槽，所述底托下端连接有固定板，所述固定板侧边设有限位凸起，所述固定板底部贯穿连接还有导向孔，所述导向孔一侧布有定位孔，所述定位孔贯穿连接于固定板。
优选的，所述底托至少为规格相同的三组，且底托之间间距相同。
优选的，所述手位凹槽位于底托中间位置，且手位凹槽低于限位槽。
优选的，所述定位孔为对称设置的四组，所述导向孔位于四组定位孔的中心位置。
优选的，所述定位销和防呆定位销下端贯穿连接于固定板，且上端高度与芯片托盘放入底托后的高度持平。
优选的，所述定位销和防呆定位销规格相同，且定位销和防呆定位销的形状为阶梯型。
与现有技术相比，本实用新型的有益效果是：本实用新型结构简单，易于安装使用，通过增加带有定位销的底托，方便固定芯片托盘，多组同时固定可以一次进行多个产品的贴膜，大大提高工作效率，降低工人劳动强度。
附图说明
图1为本实用新型正面结构示意图；
图2为本实用新型背面结构示意图；
图3为本实用新型侧面结构示意图。
图中：1芯片托盘、2底托、3定位销、11防呆定位销、4定位孔、5限位槽、6手位凹槽、7固定板、8限位凸起、9导向孔。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1-3，本实用新型提供一种技术方案：一种芯片贴膜底盘固定工装，包括芯片托盘1，所述芯片托盘1下端设有底托2，所述底托2侧边固定连接有定位销3，所述定位销3一侧设有防呆定位销11，所述防呆定位销11固定连接于芯片托盘1，所述芯片托盘1一侧贯穿连接有与定位销3和防呆定位销11相匹配的定位孔4，所述底托2中间嵌有与芯片托盘1相匹配的限位槽5，所述限位槽5一侧设有手位凹槽6，所述底托2下端连接有固定板7，所述固定板7侧边设有限位凸起8，所述固定板7底部贯穿连接还有导向孔9，所述导向孔9一侧布有定位孔4，所述定位孔4贯穿连接于固定板7。
进一步的，所述底托2至少为规格相同的三组，且底托2之间间距相同。
进一步的，所述手位凹槽6位于底托2中间位置，且手位凹槽6低于限位槽5。
进一步的，所述定位孔4为对称设置的四组，所述导向孔9位于四组定位孔4的中心位置。
进一步的，所述定位销3和防呆定位销11下端贯穿连接于固定板7，且上端高度与芯片托盘1放入底托2后的高度持平。
进一步的，所述定位销3和防呆定位销11规格相同，且定位销3和防呆定位销11的形状为阶梯型。
工作原理：本实用新型一种芯片贴膜底盘固定工装，通过增加带有定位销3和防呆定位销11的底托2，方便固定芯片托盘1，多组同时固定可以一次进行多个产品的贴膜，大大提高工作效率，降低工人劳动强度。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
Claims (6)
1.一种芯片贴膜底盘固定工装，包括芯片托盘（1），其特征在于：所述芯片托盘（1）下端设有底托（2），所述底托（2）侧边固定连接有定位销（3），所述定位销（3）一侧设有防呆定位销（11），所述防呆定位销（11）固定连接于芯片托盘（1），所述芯片托盘（1）一侧贯穿连接有与定位销（3）和防呆定位销（11）相匹配的定位孔（4），所述底托（2）中间嵌有与芯片托盘（1）相匹配的限位槽（5），所述限位槽（5）一侧设有手位凹槽（6），所述底托（2）下端连接有固定板（7），所述固定板（7）侧边设有限位凸起（8），所述固定板（7）底部贯穿连接还有导向孔（9），所述导向孔（9）一侧布有定位孔（4），所述定位孔（4）贯穿连接于固定板（7）。
2.根据权利要求1所述的一种芯片贴膜底盘固定工装，其特征在于：所述底托（2）至少为规格相同的三组，且底托（2）之间间距相同。
3.根据权利要求1所述的一种芯片贴膜底盘固定工装，其特征在于：所述手位凹槽（6）位于底托（2）中间位置，且手位凹槽（6）低于限位槽（5）。
4.根据权利要求1所述的一种芯片贴膜底盘固定工装，其特征在于：所述定位孔（4）为对称设置的四组，所述导向孔（9）位于四组定位孔（4）的中心位置。
5.根据权利要求1所述的一种芯片贴膜底盘固定工装，其特征在于：所述定位销（3）和防呆定位销（11）下端贯穿连接于固定板（7），且上端高度与芯片托盘（1）放入底托（2）后的高度持平。
6.根据权利要求1所述的一种芯片贴膜底盘固定工装，其特征在于：所述定位销（3）和防呆定位销（11）规格相同，且定位销（3）和防呆定位销（11）的形状为阶梯型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720572671.4U CN207282459U (zh) | 2017-05-22 | 2017-05-22 | 一种芯片贴膜底盘固定工装 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720572671.4U CN207282459U (zh) | 2017-05-22 | 2017-05-22 | 一种芯片贴膜底盘固定工装 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207282459U true CN207282459U (zh) | 2018-04-27 |
Family
ID=61992328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720572671.4U Active CN207282459U (zh) | 2017-05-22 | 2017-05-22 | 一种芯片贴膜底盘固定工装 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207282459U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112224509A (zh) * | 2020-09-30 | 2021-01-15 | 上海艾为电子技术股份有限公司 | 一种用于基板贴膜的固定治具及装置 |
-
2017
- 2017-05-22 CN CN201720572671.4U patent/CN207282459U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112224509A (zh) * | 2020-09-30 | 2021-01-15 | 上海艾为电子技术股份有限公司 | 一种用于基板贴膜的固定治具及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9839127B2 (en) | System of package (SoP) module and mobile computing device having the SoP | |
| US8916981B2 (en) | Epoxy-amine underfill materials for semiconductor packages | |
| US9466550B2 (en) | Electronic device with redistribution layer and stiffeners and related methods | |
| US20170162546A1 (en) | Systems and methods for high-speed, low-profile memory packages and pinout designs | |
| KR101814081B1 (ko) | 패키지-온-패키지를 구비하는 집적회로 패키지 시스템 및 그 제조 방법 | |
| US8633059B2 (en) | Integrated circuit packaging system with interconnect and method of manufacture thereof | |
| CN106169466A (zh) | 半导体封装组件及其制造方法 | |
| US7927917B2 (en) | Integrated circuit packaging system with inward and outward interconnects and method of manufacture thereof | |
| TW201714264A (zh) | 半導體封裝結構 | |
| KR20090101116A (ko) | 적층 가능한 소자용 집적회로 패키지 시스템 및 그 제조 방법 | |
| US20140084413A1 (en) | Package substrate and method of fabricating the same | |
| US20200035650A1 (en) | Semiconductor devices with through silicon vias and package-level configurability | |
| EP2631943A2 (en) | System-in-package with integrated protection socket | |
| CN110911380B (zh) | 电子设备 | |
| US20120241980A1 (en) | Integrated circuit packaging system with collapsed multi-integration package and method of manufacture thereof | |
| US20110256664A1 (en) | Integrated circuit packaging system with mountable inward and outward interconnects and method of manufacture thereof | |
| US8618671B2 (en) | Semiconductor packages having passive elements mounted thereonto | |
| US10867991B2 (en) | Semiconductor devices with package-level configurability | |
| CN207282459U (zh) | 一种芯片贴膜底盘固定工装 | |
| EP2338169A1 (en) | Package with power and ground through via | |
| US11830848B2 (en) | Electronic device package | |
| US7230317B2 (en) | Capacitor placement for integrated circuit packages | |
| US11476240B2 (en) | Semiconductor device | |
| US8212352B2 (en) | Integrated circuit package system with heat sink spacer structures | |
| WO2006010903A3 (en) | Multiple chip semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |