CN207217525U - 一种三层堆叠的带通滤波器射频芯片 - Google Patents
一种三层堆叠的带通滤波器射频芯片 Download PDFInfo
- Publication number
- CN207217525U CN207217525U CN201720637929.4U CN201720637929U CN207217525U CN 207217525 U CN207217525 U CN 207217525U CN 201720637929 U CN201720637929 U CN 201720637929U CN 207217525 U CN207217525 U CN 207217525U
- Authority
- CN
- China
- Prior art keywords
- salient points
- radio frequency
- chip
- connecting salient
- passive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
本实用新型涉及半导体射频芯片制造领域，其公开了一种三层堆叠的带通滤波器射频芯片，解决传统带通滤波器芯片、无源馈电网络分离式设计，造成系统封装中能够集成的芯片数量很有限的问题。该芯片包括：位于上、中、下三层的带通滤波器射频芯片、无源馈电网络射频芯片及无源带状传输线芯片；通过凸点键合使得三个芯片形成整体，减小体积；由于无源馈电网络采用芯片集成设计，一颗芯片中可集成两路无源直流滤波馈电网络射频电路，可对两个射频功能芯片进行馈电，增加了同一封装内功能芯片的数量，此外，集成了与带通滤波器射频芯片射频信号传送方向垂直交叉的无源带状传输线，在垂直方向上增加功能芯片信号通路设计，也增加了同一封装内功能芯片的数量。
Description
技术领域
本实用新型涉及半导体射频芯片制造领域，特别涉及一种三层堆叠的带通滤波器射频芯片。
背景技术
在现有设计中，如图1所示，带通滤波器射频芯片1和无源馈电网络2采用分离的设计模式；带通滤波器射频芯片1作用是将射频信号进行带通滤波后传输至有源射频功能芯片3，无源直流滤波馈电网络2多采用混合电路集基片部分设计完成，在电路基片上安装射频电感和电容，完成对有源射频功能芯片3的馈电功能。
现有产品中，采用分离式设计的带通滤波器射频芯片1和无源馈电网络2占用体积大，且由于加电方向和加电形式限制，一个无源馈电网络2只能为一个射频芯片加电，所以在系统封装(SIP)过程中，一个封装所能集成的芯片数量非常有限。此外，现有技术中的带状传输线主要用于多层电路的射频信号的传输，在平面电路中无法解决射频信号交叉的问题，进一步限制了一个封装内所能集成的芯片数量。
实用新型内容
本实用新型所要解决的技术问题是：提出一种三层堆叠的带通滤波器射频芯片，解决传统技术中带通滤波器射频芯片与无源馈电网络采用分离式设计，且平面电路中无法解决射频信号交叉问题，造成系统封装中能够集成的芯片数量非常有限的问题。
本实用新型解决其技术问题所采用的技术方案是：一种三层堆叠的带通滤波器射频芯片，包括：位于顶层的带通滤波器射频芯片、位于中层的无源馈电网络射频芯片以及位于底层的无源带状传输线芯片，所述带通滤波器射频芯片与所述无源馈电网络射频芯片以及所述无源带状传输线芯片对位堆叠键合成一个整体：
所述带通滤波器射频芯片的背面上设计有位于上部位置的第一连接凸点、第二连接凸点和第三连接凸点，位于下部位置的第四连接凸点、第五连接凸点和第六连接凸点；所述无源馈电网络射频芯片的正面上设计有位于上部位置的第七连接凸点和第九连接凸点，位于下部位置的第十连接凸点和第十二连接凸点；在所述无源馈电网络射频芯片的上部位置和下部位置还分别设置有为双面连接凸点的第八连接凸点和第十一连接凸点；
所述无源带状传输线芯片的正面上设计有位于上部位置的第十三连接凸点、位于下部位置的第十四连接凸点；
所述第一连接凸点和第三连接凸点分别与第七连接凸点和第九连接凸点对位键合；所述第四连接凸点和第六连接凸点分别与第十连接凸点和第十二连接凸点对位键合；
第八连接凸点和第十一连接凸点的正面分别与第二连接凸点和第五连接凸点对位键合；第八连接凸点和第十一连接凸点的背面分别与第十三连接凸点和第十四连接凸点对位键合。
作为进一步优化，所述带通滤波器射频芯片采用共面波导和微带线相结合的传输模式，其包括输入端口、输出端口、接地端、带通滤波网络、传输线电路；所述带通滤波网络通过传输线电路连接输入端口和输出端口；所述传输线电路为微带线；所述接地端通过设置于带通滤波器射频芯片背面对应的接地凸点键合到地，输入端口和输出端口分别通过金丝键合连接输入、输出射频电路。
作为进一步优化，所述无源馈电网络射频芯片包括两路无源馈电网络射频电路，其中一路无源馈电网络射频电路的输入端与输出端分别对应连通第七连接凸点和第九连接凸点，第九连接凸点通过金丝键合为一个有源射频功能芯片提供直流馈电；另外一路无源馈电网络射频电路的输入端与输出端分别对应连通第十连接凸点和第十二连接凸点，第十二连接凸点通过金丝键合为另一个有源射频功能芯片提供直流馈电。
作为进一步优化，在所述无源馈电网络射频芯片上以及无源带状传输线芯片与带通滤波器射频芯片的背面设置接地凸点的对应位置也均设置有接地凸点，其中无源馈电网络射频芯片上的接地凸点为双面凸点，其正面与带通滤波器射频芯片上的接地凸点对位键合，背面与无源带状传输线芯片上的接地凸点对位键合。
作为进一步优化，所述无源带状传输线芯片的第十三连接凸点和第十四连接凸点之间集成带状线，所述第十三连接凸点、第十四连接凸点分别通过金丝键合另外两个有源射频功能芯片的信号传输端，为带通滤波器射频芯片射频信号传送垂直方向提供一路射频信号连接路径。
本实用新型的有益效果是：
1)实现了对带通滤波器射频芯片、无源馈电网络射频芯片以及无源带状传输线芯片的三维堆叠互连，从而设计出一款既可以完成对射频信号进行带通滤波，又可以为有源射频信号进行加电，还可以提供一路垂直射频交叉信号的芯片产品，减小了芯片占用体积；
2)由于无源馈电网络采用芯片集成设计，一颗芯片中可以集成两路无源直流滤波馈电网络射频电路，可以对两个射频功能芯片进行直流馈电,从而增加了同一封装内封装的功能芯片的数量；
3)由于集成了与带通滤波器射频芯片射频信号传送方向垂直交叉的无源带状传输线芯片，则可以在垂直方向上增加功能芯片信号通路设计，进一步增加了同一封装内封装的功能芯片的数量。
附图说明
图1为传统技术中的带通滤波器射频芯片和无源馈电网络分离式设计示意图；
图2a为本实用新型中带通滤波器射频芯片三维凸点设计示意图，2b为其侧视图；
图3a为本实用新型中无源馈电网络三维凸点设计示意图，3b为其侧视图；
图4a为本实用新型中无源带状传输线芯片三维凸点设计示意图，4b为其侧视图；
图5为带通滤波器射频芯片与无源馈电网络、无源带状传输线芯片对位键合示意图；
图6为本实用新型中三层堆叠的带通滤波器射频芯片应用示意图。
具体实施方式
本实用新型旨在提出一种三层堆叠的带通滤波器射频芯片，解决传统技术中带通滤波器射频芯片与无源馈电网络采用分离式设计，且平面电路中无法解决射频信号交叉问题，造成系统封装中能够集成的芯片数量非常有限的问题。
下面结合附图及实施例对本实用新型的方案作进一步的描述：
实施例：
本实施例中的三层堆叠的带通滤波器射频芯片由上、中、下三层芯片对位键合而成，其包括位于上层(顶层)的带通滤波器射频芯片，位于下层(底层)的无源带状传输线芯片以及位于中层的无源馈电网络射频芯片；
其中，带通滤波器射频芯片如图2a所示，在所述带通滤波器射频芯片的背面上设计有位于上部位置的第一连接凸点4、第二连接凸点5和第三连接凸点6，位于下部位置的第四连接凸点7、第五连接凸点8和第六连接凸点9；
第一连接凸点4、第三连接凸点6为无源馈电网络射频芯片的平面连接端口；第四连接凸点7、第六连接凸点9为无源馈电网络射频芯片的另一组平面连接端口；第二连接凸点5和第五连接凸点8位无源带状传输线芯片的平面连接端口；
带通滤波器射频芯片的输入端口S1、输出端口S2采用共面波导传输模式，可以通过金丝键合连接输入、输出射频电路，接地端(图中未示意)通过接地凸点20键合到地，带通滤波网络由MIM电容C1、C2、C3、C4以及平面螺旋电感L1、L2、L3组成，其通过传输线电路连接输入端口S1和输出端口S2；射频传输电路采用微带线18，表面镀金；带通滤波器射频芯片的侧视图如2b所示；
无源馈电网络射频芯片如图3a所示，所述无源馈电网络射频芯片的正面上设计有位于上部位置的第七连接凸点10和第九连接凸点12，位于下部位置的第十连接凸点13和第十二连接凸点15；在所述无源馈电网络射频芯片的上部位置和下部位置还分别设置有为双面连接凸点的第八连接凸点11和第十一连接凸点14；
无源馈电网络射频芯片包括两路无源馈电网络射频电路，一路由MIM电容C5和平面螺旋电感L4构成，此路射频电路的输入端与输出端分别对应连通第七连接凸点10和第九连接凸点12，第九连接凸点12通过金丝键合可以为一个有源射频功能芯片提供直流馈电；另外一路无源馈电网络射频电路由MIM电容C6和平面螺旋电感L5构成，此路无源馈电网络射频电路的输入端与输出端分别对应连通第十连接凸点13和第十二连接凸点15，第十二连接凸点15通过金丝键合可以为另一个有源射频功能芯片提供直流馈电。无源馈电网络射频芯片的侧视图如图3b所示。
无源带状传输线芯片如图4a所示，在无源带状传输线芯片的正面上设计有位于上部位置的第十三连接凸点16、位于下部位置的第十四连接凸点17；在第十三连接凸点16和第十四连接凸点17之间集成带状线19；无源带状传输线芯片的侧视图如图4b所示。
此外，在所述无源馈电网络射频芯片上以及无源带状传输线芯片与带通滤波器射频芯片的背面设置接地凸点20的对应位置也均设置有接地凸点21、22，其中无源馈电网络射频芯片上的接地凸点21为双面凸点，其正面与带通滤波器射频芯片上的接地凸点20对位键合，背面与无源带状传输线芯片上的接地凸点22对位键合。
图5示意了带通滤波器射频芯片与无源馈电网络、无源带状传输线芯片堆叠的情况，其中，第一连接凸点4和第三连接凸点6分别与第七连接凸点10和第九连接凸点12对位键合；所述第四连接凸点7和第六连接凸点9分别与第十连接凸点13和第十二连接凸点15对位键合；第八连接凸点11和第十一连接凸点14的正面分别与第二连接凸点5和第五连接凸点8对位键合；第八连接凸点11和第十一连接凸点14的背面分别与第十三连接凸点16和第十四连接凸点17对位键合。
无源馈电网络射频芯片的接地凸点21的正面与带通滤波器射频芯片的接地凸点20对位键合，无源馈电网络射频芯片的接地凸点21的背面与无源带状传输线芯片的接地凸点22对位键合。
如图6所示，进行三层堆叠后的带通滤波器射频芯片既可以对射频信号进行带通滤波，又可以为有源射频功能芯片进行加电，且由于无源馈电网络射频芯片中采用了两路网络射频电路设计，因此，可以为两个有源射频功能芯片加电，从而实现了更多射频功能芯片的系统封装；此外，由于集成了与带通滤波器射频芯片射频信号传送方向垂直交叉的无源带状传输线芯片，则可以在垂直方向上增加功能芯片信号通路设计，进一步增加了同一封装内封装的功能芯片的数量。
为使本实用新型中的三层堆叠的带通滤波器射频芯片的实现过程及原理更加清晰，现具体阐释其设计工艺：
a.首先，建立芯片电路模型；
b.然后，根据建立模型进行GaAs芯片后端设计，进行工艺设计转化；
c.带通滤波器射频芯片进行晶圆流片；
d.带通滤波器射频芯片晶圆三维集成工艺处理(在其背面通过深孔蚀刻、介质沉淀、导电填充与电镀等工艺)集成连接凸点；
e.带通滤波器射频芯片晶圆切割，切割成单个芯片；
f.无源馈电网络射频芯片晶圆流片生产；
g.无源馈电网络射频芯片晶圆三维集成工艺处理(通过深孔蚀刻、介质沉淀、导电填充与电镀等工艺)集成连接凸点；
h.无源馈电网络射频芯片晶圆切割，切割成单个芯片；
i.无源带状传输线芯片进行晶圆流片；
j.无源带状传输线芯片晶圆三维集成工艺处理(在其正面通过深孔蚀刻、介质沉淀、导电填充与电镀等工艺)集成连接凸点；
k.无源带状传输线芯片晶圆切割，切割成单个芯片；
l.将无源带状传输线芯片与无源馈电网络射频芯片进行凸点对位键合；
m.再与带通滤波器射频芯片进行凸点对位键合；
n.对成型的芯片安装在测试架上进行电参数及工艺参数终测。
需要指出的是，本说明书并非是要将本实用新型局限在所示和所述的具体结构和适用范围内，凡是所有可能被利用的相应修改以及等同物，均属于本实用新型所申请的专利范围。
Claims (4)
1.一种三层堆叠的带通滤波器射频芯片，其特征在于，包括：位于顶层的带通滤波器射频芯片、位于中层的无源馈电网络射频芯片以及位于底层的无源带状传输线芯片，所述带通滤波器射频芯片与所述无源馈电网络射频芯片以及所述无源带状传输线芯片对位堆叠键合成一个整体：
所述带通滤波器射频芯片的背面上设计有位于上部位置的第一连接凸点(4)、第二连接凸点(5)和第三连接凸点(6)，位于下部位置的第四连接凸点(7)、第五连接凸点(8)和第六连接凸点(9)；所述无源馈电网络射频芯片的正面上设计有位于上部位置的第七连接凸点(10)和第九连接凸点(12)，位于下部位置的第十连接凸点(13)和第十二连接凸点(15)；在所述无源馈电网络射频芯片的上部位置和下部位置还分别设置有为双面连接凸点的第八连接凸点(11)和第十一连接凸点(14)；
所述无源带状传输线芯片的正面上设计有位于上部位置的第十三连接凸点(16)、位于下部位置的第十四连接凸点(17)；
所述第一连接凸点(4)和第三连接凸点(6)分别与第七连接凸点(10)和第九连接凸点(12)对位键合；所述第四连接凸点(7)和第六连接凸点(9)分别与第十连接凸点(13)和第十二连接凸点(15)对位键合；
第八连接凸点(11)和第十一连接凸点(14)的正面分别与第二连接凸点(5)和第五连接凸点(8)对位键合；第八连接凸点(11)和第十一连接凸点(14)的背面分别与第十三连接凸点(16)和第十四连接凸点(17)对位键合；
所述带通滤波器射频芯片采用共面波导和微带线相结合的传输模式，其包括输入端口(S1)、输出端口(S2)、接地端、带通滤波网络、传输线电路；所述带通滤波网络通过传输线电路连接输入端口(S1)和输出端口(S2)；所述传输线电路为微带线(18)；所述接地端通过设置于带通滤波器射频芯片背面对应的接地凸点(20)键合到地，输入端口(S1)和输出端口(S2)分别通过金丝键合连接输入、输出射频电路。
2.如权利要求1所述的一种三层堆叠的带通滤波器射频芯片，其特征在于，所述无源馈电网络射频芯片包括两路无源馈电网络射频电路，其中一路无源馈电网络射频电路的输入端与输出端分别对应连通第七连接凸点(10)和第九连接凸点(12)，第九连接凸点(12)通过金丝键合为一个有源射频功能芯片提供直流馈电；另外一路无源馈电网络射频电路的输入端与输出端分别对应连通第十连接凸点(13)和第十二连接凸点(15)，第十二连接凸点(15)通过金丝键合为另一个有源射频功能芯片提供直流馈电。
3.如权利要求2所述的一种三层堆叠的带通滤波器射频芯片，其特征在于，在所述无源馈电网络射频芯片上，以及无源带状传输线芯片与带通滤波器射频芯片的背面设置接地凸点(20)的对应位置也均设置有接地凸点(21,22)，其中无源馈电网络射频芯片上的接地凸点(21)为双面凸点，其正面与带通滤波器射频芯片上的接地凸点(20)对位键合，背面与无源带状传输线芯片上的接地凸点(22)对位键合。
4.如权利要求3所述的一种三层堆叠的带通滤波器射频芯片，其特征在于，所述无源带状传输线芯片的第十三连接凸点(16)和第十四连接凸点(17)之间集成带状线(19)，所述第十三连接凸点(16)、第十四连接凸点(17)分别通过金丝键合另外两个有源射频功能芯片的信号传输端，为带通滤波器射频芯片射频信号传送垂直方向提供一路射频信号连接路径。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720637929.4U CN207217525U (zh) | 2017-06-02 | 2017-06-02 | 一种三层堆叠的带通滤波器射频芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720637929.4U CN207217525U (zh) | 2017-06-02 | 2017-06-02 | 一种三层堆叠的带通滤波器射频芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207217525U true CN207217525U (zh) | 2018-04-10 |
Family
ID=61811334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720637929.4U Active CN207217525U (zh) | 2017-06-02 | 2017-06-02 | 一种三层堆叠的带通滤波器射频芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207217525U (zh) |
-
2017
- 2017-06-02 CN CN201720637929.4U patent/CN207217525U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207861877U (zh) | 一种硅基三维异构集成的射频微系统 | |
| CN105846032B (zh) | 一种低损耗交叉叠层式ltcc威尔金森功分器 | |
| CN108063302A (zh) | 射频基板垂直互联结构 | |
| CN106663660A (zh) | 半导体装置 | |
| CN107634049A (zh) | Fc芯片系统堆叠扇出封装结构及其制备方法 | |
| CN109742056A (zh) | 天线的封装结构及封装方法 | |
| CN205789958U (zh) | 一种射频天线开关芯片 | |
| CN206976332U (zh) | 一种三层堆叠的幅度均衡器射频芯片 | |
| CN104008998A (zh) | 多芯片层叠封装方法 | |
| CN109768031A (zh) | 天线的封装结构及封装方法 | |
| CN207217525U (zh) | 一种三层堆叠的带通滤波器射频芯片 | |
| CN110047820A (zh) | 具有空气腔室的天线封装结构及封装方法 | |
| CN206976344U (zh) | 一种三层堆叠的高通滤波器射频芯片 | |
| CN206976334U (zh) | 一种三层堆叠的低通滤波器射频芯片 | |
| CN206976328U (zh) | 一种两层堆叠的耦合器射频芯片 | |
| CN207217526U (zh) | 一种三层堆叠的固定衰减器射频芯片 | |
| CN207217504U (zh) | 一种三层堆叠的传输线射频芯片 | |
| CN206976333U (zh) | 一种三层堆叠的耦合器射频芯片 | |
| CN206976330U (zh) | 一种三层堆叠的功分器射频芯片 | |
| CN206976338U (zh) | 一种三层堆叠的Lange桥射频芯片 | |
| CN206976329U (zh) | 一种三层堆叠的可变固定衰减器射频芯片 | |
| CN206976337U (zh) | 一种两层堆叠的带通滤波器射频芯片 | |
| CN206976336U (zh) | 一种两层堆叠的传输线射频芯片 | |
| CN206976343U (zh) | 一种两层堆叠的高通滤波器射频芯片 | |
| CN206976335U (zh) | 一种两层堆叠的低通滤波器射频芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |