CN207097426U - 像素电路和显示装置 - Google Patents
像素电路和显示装置 Download PDFInfo
- Publication number
- CN207097426U CN207097426U CN201721108250.2U CN201721108250U CN207097426U CN 207097426 U CN207097426 U CN 207097426U CN 201721108250 U CN201721108250 U CN 201721108250U CN 207097426 U CN207097426 U CN 207097426U
- Authority
- CN
- China
- Prior art keywords
- driving transistor
- transistor
- pole
- grid
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本实用新型提供一种像素电路和显示装置。所述像素电路包括存储电容单元、驱动晶体管、补偿单元、开关单元、发光元件和用于提供数据电流的电流提供单元，补偿单元分别与补偿控制端、驱动晶体管的栅极、驱动晶体管的第二极和电流提供单元连接，用于在补偿控制端的控制下，控制电流提供单元与驱动晶体管的栅极连接或断开，并控制驱动晶体管的栅极与驱动晶体管的第二极连接或断开；开关单元分别与发光控制端、驱动晶体管的第二极和发光元件的第一端连接，用于在发光控制端的控制下控制驱动晶体管的第二极与发光元件的第一端连接或断开。解决现有的像素电路结构复杂，电路性能稳定。
Description
技术领域
本实用新型涉及显示技术领域，尤其涉及一种像素电路和显示装置。
背景技术
现有的像素电路多数采用电压补偿技术，所用的晶体管数少的像素电路不能对电源IR压降(IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象)进行补偿。使用晶体管数量多的像素电路虽然能对驱动晶体管的阈值电压和电源IR压降进行补偿，但是像素电路结构较为复杂。而现有的采用电流补偿技术的像素电路在对驱动晶体管的阈值电压和电源IR压降补偿时，需要采用的电路结构复杂，并电路性能不稳定。
实用新型内容
本实用新型的主要目的在于提供一种像素电路和显示装置，解决现有的像素电路在对驱动晶体管的阈值电压和电源IR压降补偿时，需要采用的电路结构复杂，并电路性能不稳定的问题。
为了达到上述目的，本实用新型提供了一种像素电路，包括存储电容单元、驱动晶体管、补偿单元、开关单元、发光元件和用于提供数据电流的电流提供单元，其中，
所述存储电容单元的第一端与所述驱动晶体管的栅极连接，所述存储电容单元的第二端与第一电压输入端连接；
所述驱动晶体管的第一极与所述第一电压输入端连接；
所述补偿单元分别与补偿控制端、所述驱动晶体管的栅极、所述驱动晶体管的第二极和所述电流提供单元连接，用于在补偿控制端的控制下，控制所述电流提供单元与所述驱动晶体管的栅极连接或断开，并控制所述驱动晶体管的栅极与所述驱动晶体管的第二极连接或断开；
所述开关单元分别与发光控制端、所述驱动晶体管的第二极和所述发光元件的第一端连接，用于在所述发光控制端的控制下控制所述驱动晶体管的第二极与所述发光元件的第一端连接或断开；
所述发光元件的第二端与第二电压输入端连接。
实施时，所述驱动晶体管为p型晶体管，所述第一电压输入端为高电压输入端，所述第二电压输入端为低电压输入端；或者，
所述驱动晶体管为n型晶体管，所述第一电压输入端为低电压输入端，所述第二电压输入端为高电压输入端。
实施时，所述补偿单元包括：
第一补偿晶体管，栅极与所述补偿控制端连接，第一极与所述驱动晶体管的栅极连接，第二极与所述电流提供单元连接；以及，
第二补偿晶体管，栅极与所述补偿控制端连接，第一极与所述驱动晶体管的栅极连接，第二极与所述驱动晶体管的第二极连接。
实施时，所述第一补偿晶体管和所述第二补偿晶体管都为n型晶体管；或者，所述第一补偿晶体管和所述第二补偿晶体管都为p型晶体管。
实施时，所述开关单元包括：
开关晶体管，栅极与所述发光控制端连接，第一极与所述驱动晶体管的第二极连接，第二极与所述发光元件的第一端连接。
实施时，所述开关晶体管为n型晶体管或p型晶体管。
实施时，所述存储电容单元包括：存储电容，第一端与所述驱动晶体管的栅极连接，第二端与第一电压输入端连接。
实施时，所述发光元件包括有机发光二极管；
所述驱动晶体管为p型晶体管，所述发光元件的第一端为所述有机发光二极管的阳极，所述发光元件的第二端为所述有机发光二极管的阴极；或者，所述驱动晶体管为n型晶体管，所述发光元件的第一端为所述有机发光二极管的阴极，所述发光元件的第二端为所述有机发光二极管的阳极。
本实用新型还提供了一种显示装置，包括上述的像素电路。
与现有技术相比，本实用新型所述的像素电路和显示装置通过补偿单元在补偿控制端的控制下控制电流提供单元是否提供数据电流至驱动晶体管的栅极和驱动晶体管的第二极，从而能在每一显示周期的补偿阶段进行数据写入、完成电源IR压降(IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象)补偿和驱动晶体管的阈值电压补偿，并能够自动复位，使得存储电容单元的第一端的电压(也即驱动晶体管的栅极的电位)能自动被置为复位电压，在一个阶段可以完成复位、数据写入、补偿，提高像素电路处理速度，同时在发光阶段像素电路不进行其他处理，发光更稳定。
附图说明
图1是本实用新型实施例所述的像素电路的结构图；
图2是本实用新型实施例所述的像素电路的工作时序图；
图3是本实用新型所述的像素电路的第一具体实施例的电路图；
图4是本实用新型所述的像素电路的第二具体实施例时电路图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实用新型实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
如图1所示，本实用新型实施例所述的像素电路包括存储电容单元11、驱动晶体管M1、补偿单元12、开关单元13、发光元件EL和用于提供数据电流的电流提供单元20，其中，
所述存储电容单元11的第一端与所述驱动晶体管M1的栅极连接，所述存储电容单元11的第二端与第一电压输入端VI1连接；
所述驱动晶体管M1的第一极与所述第一电压输入端VI1连接；
所述补偿单元12分别与补偿控制端Re、所述驱动晶体管M1的栅极、所述驱动晶体管M1的第二极和用于提供数据电流的电流提供单元20连接，用于在补偿控制端Re的控制下，控制所述电流提供单元20与所述驱动晶体管M1的栅极连接或断开，并控制所述驱动晶体管M1的栅极与所述驱动晶体管M1的第二极连接或断开；
所述开关单元13分别与发光控制端EM、所述驱动晶体管M1的第二极和所述发光元件EL的第一端连接，用于在所述发光控制端EM的控制下控制所述驱动晶体管M1的第二极与所述发光元件EL的第一端连接或断开；
所述发光元件EL的第二端与第二电压输入端VI2连接。
在图1所示的实施例中，以驱动晶体管M1为p型晶体管为例举例说明，在实际操作时，所述驱动晶体管M1也可以被替换为n型晶体管，在此对驱动晶体管M1的类型不作限定。
本实用新型实施例所述的像素电路通过补偿单元12在补偿控制端Re的控制下控制电流提供单元20是否提供数据电流至驱动晶体管M1的栅极和驱动晶体管M1的第二极，从而能在每一显示周期的补偿阶段进行数据写入、完成电源IR压降(IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象)补偿和驱动晶体管M1的阈值电压补偿，并能够自动复位，使得存储电容单元11的第一端的电压(也即驱动晶体管M1的栅极的电位)能自动被置为复位电压，在一个阶段可以完成复位、数据写入、补偿，提高像素电路处理速度，同时在发光阶段像素电路不进行其他处理，发光更稳定，并本实用新型实施例所述的像素电路简化了结构，通过简单的结构设计可以提升良率和像素密度。
在实际操作时，所述电流提供单元20可以为提供数据电流Idata的电流源。
根据一种具体实施方式，所述驱动晶体管可以为p型晶体管，所述第一电压输入端可以为高电压输入端，所述第二电压输入端可以为低电压输入端；或者，
根据另一种具体实施方式，所述驱动晶体管为n型晶体管，所述第一电压输入端可以为低电压输入端，所述第二电压输入端可以为高电压输入端。
具体的，所述补偿单元可以包括：
第一补偿晶体管，栅极与所述补偿控制端连接，第一极与所述驱动晶体管的栅极连接，第二极与所述电流提供单元连接；以及，
第二补偿晶体管，栅极与所述补偿控制端连接，第一极与所述驱动晶体管的栅极连接，第二极与所述驱动晶体管的第二极连接。
在实际操作时，所述第一补偿晶体管和所述第二补偿晶体管可以都为n型晶体管；或者，所述第一补偿晶体管和所述第二补偿晶体管可以都为p型晶体管。
具体的，所述开关单元可以包括：
开关晶体管，栅极与所述发光控制端连接，第一极与所述驱动晶体管的第二极连接，第二极与所述发光元件的第一端连接。
在实际操作时，所述开关晶体管可以为n型晶体管或p型晶体管。
具体的，所述存储电容单元可以包括：存储电容，第一端与所述驱动晶体管的栅极连接，第二端与第一电压输入端连接。
具体的，所述发光元件可以包括有机发光二极管；
所述驱动晶体管可以为p型晶体管，所述发光元件的第一端为所述有机发光二极管的阳极，所述发光元件的第二端为所述有机发光二极管的阴极；或者，所述驱动晶体管可以为n型晶体管，所述发光元件的第一端为所述有机发光二极管的阴极，所述发光元件的第二端为所述有机发光二极管的阳极。
如图2所示，本实用新型如图1所示的像素电路的实施例在工作时，在每一显示周期，
在补偿阶段T1，在发光控制端EM(此时EM输出高电平，以所述开关单元13包括的开关晶体管为p型晶体管为例说明，在实际操作时，当该开关晶体管为n型晶体管时需相应改变EM输出的信号的电位)的控制下，开关单元13控制断开驱动晶体管M1的第二极与发光元件EL的第一端之间的连接；在补偿控制端Re(此时Re输出低电平，以补偿单元12包括的第一补偿晶体管和第二补偿晶体管都为p型晶体管为例说明，在实际操作时，当该第一补偿晶体管和该第二补偿晶体管为n型晶体管时需相应改变Re输出的信号的电位)的控制下，补偿单元12控制电流提供单元20分别提供数据电流Idata至所述驱动晶体管M1的栅极和所述驱动晶体管M1的第二极，以使得稳定时M1的驱动电流I等于外加的数据电流Idata，并控制驱动晶体管M1的栅极的电位被置为复位电压，以使得流过驱动晶体管M1的电流与所述驱动晶体管M1的阈值电压和第一电压输入端VI1输入的第一电压的电压值无关；
在发光阶段T2，在发光控制端EM(此时EM输出低电平，以所述开关单元13包括的开关晶体管为p型晶体管为例说明，在实际操作时，当该开关晶体管为n型晶体管时需相应改变EM输出的信号的电位)的控制下，开关单元13控制导通驱动晶体管M2的第二极与发光元件EL的第一端之间的连接；在补偿控制端Re(此时Re输出高电平，以补偿单元12包括的第一补偿晶体管和第二补偿晶体管都为p型晶体管为例说明，在实际操作时，当该第一补偿晶体管和该第二补偿晶体管为n型晶体管时需相应改变Re输出的信号的电位)的控制下，补偿单元12控制断开电流提供单元20与所述驱动晶体管M1的栅极之间的连接，并控制断开电流提供单元20与所述驱动晶体管M1的第二极之间的连接，所述驱动晶体管M1的栅极的电位维持为所述复位电压，以控制所述驱动晶体管M1工作于饱和状态，并流过驱动晶体管M1的电流与所述驱动晶体管M1的阈值电压和第一电压输入端VI1输入的第一电压的电压值无关，此时，M1的驱动电流等于Idata。
在具体实施时，在补偿阶段T1，在电流补偿完成后，以及在发光阶段T2，驱动晶体管M1的驱动电流等于Idata，与驱动晶体管M1的阈值电压和第一电压输入端VI1输入的第一电压的电压值无关。
在实际操作时，当所述驱动晶体管M1为p型晶体管，第一电压输入端VI1为输入高电压VDD的高电压输入端时，在补偿阶段T1和发光阶段T2，M1的驱动电流I等于K(Vgs-Vth)2，Vgs为M1的栅源电压，此时Vgs等于Vg-VDD，Vth为M1的阈值电压，也即，Idata＝K(Vg-VDD-Vth)2，Vg为M1的栅极电压，则电流补偿完成时，M1的栅极电压Vg等于 也即复位电压等于
W/L为M1的宽长比，μ为空穴迁移率，Cox为栅极电容。
本实用新型实施例所述的像素电路为电流补偿像素电路，通过电流补偿对阈值电压和电源IR压降进行补偿，使得驱动晶体管M1的开启电压处于稳定状态，避免了因驱动晶体管M1的阈值电压不稳定和电源IR压降而影响发光元件EL的发光亮度，使得OLED显示器的亮度均匀。
本实用新型实施例所述的像素电路可以在补偿阶段进行数据写入、完成电源IR压降补偿和驱动晶体管的阈值电压补偿，并能够自动复位，使得存储电容单元的第一端的电压(也即驱动晶体管的栅极的电位)能自动被置为复位电压，在一个阶段可以完成复位、数据写入、补偿，提高像素电路处理速度，同时在发光阶段像素电路不进行其他处理，发光更稳定。
根据一种具体实施方式，所述驱动晶体管为p型晶体管，第一电压输入端为输入高电压VDD的高电压输入端时，所述复位电压等于 Vth为所述驱动晶体管的阈值电压，K为所述驱动晶体管的电流系数；
根据另一种具体实施方式，所述驱动晶体管为n型晶体管，第一电压输入端为输入低电压VSS的低电压输入端时，所述复位电压等于 Vth为所述驱动晶体管的阈值电压，K为所述驱动晶体管的电流系数。
如图2所示，本实用新型如图1所示的像素电路的实施例在工作时，在所述补偿阶段T1，
在所述发光控制端EM的控制下，所述开关单元13控制断开所述驱动晶体管M1的第二极与所述发光元件EL的第一端之间的连接；
经过预定时长t0之后，在所述补偿控制端Re的控制下，所述补偿单元12控制所述电流提供单元20分别提供数据电流Idata至所述驱动晶体管M1的栅极和所述驱动晶体管M1的第二极。
在优选情况下，如图2所示的时序图，EM输出的信号的上升沿与Re输出的信号的下降沿之间存在一个预定时长t0，以保证补偿单元包括的第一补偿晶体管和第二补偿晶体管，以及开关单元包括的开关晶体不会同时导通，从而避免产生误操作。
下面结合附图通过具体实施例来说明本实用新型所述的像素电路。
如图3所示，本实用新型所述的像素电路的第一具体实施例包括存储电容C、驱动晶体管M1、补偿单元、开关单元和有机发光二极管OLED，其中，
所述存储电容C的第一端与所述驱动晶体管M1的栅极连接，所述存储电容C的第二端与输入高电压VDD的高电压输入端连接；
所述驱动晶体管M1的源极与所述输入高电平VDD的高电压输入端连接；
所述补偿单元包括：
第一补偿晶体管M4，栅极与所述补偿控制端Re连接，源极与所述驱动晶体管M1的栅极连接，漏极与提供数据电流Idata的电流源IS连接；以及，
第二补偿晶体管M3，栅极与所述补偿控制端Re连接，源极与所述驱动晶体管M1的栅极连接，漏极与所述驱动晶体管M1的漏极连接；
所述开关单元包括：
开关晶体管M2，栅极与发光控制端EM连接，源极与所述驱动晶体管M1的漏极连接，漏极与有机发光二极管OLED的阳极连接；
所述有机发光二极管OLED的阴极与输入低电压VSS的低电压输入端连接。
在图3所示的第一具体实施例中，所述开关晶体管M2为p型晶体管；所述驱动晶体管M1为p型晶体管，所述第一补偿晶体管M4和所述第二补偿晶体管M3都为p型晶体管。
如图2所示，本实用新型如图3所示的像素电路的第一具体实施例在工作时，
在补偿阶段T1，Re输出低电平，EM输出高电平，此时，M3和M4都处于导通状态，M2处于截止状态，Idata改变C的第一极板(C的第一极板也即C的第一端)的电压，根据驱动电流I＝K(Vgs-Vth)2，K为M1的电流系数，Vgs为M1的栅源电压，Vth为M1的阈值电压，由于M1的Vgs等于Vg-VDD，稳定时临界条件为M1的驱动电流I等于外加的数据电流Idata，也即Idata＝K(Vg-VDD-Vth)2，则补偿完成时，M1的栅极电压
在发光阶段T2，Re输出高电平，EM输出低电平，此时M1和M2都处于导通状态，M3和M4都处于截止状态，M1的驱动电流 将数据电流Idata写入存储电容C，并产生与数据电流相同的电流驱动OLED发光，该电流与VDD和Vth无关。
进一步的，本实用新型如图2所示的像素电路的第一具体实施例可以自动复位，当C的第一极板(也即C的第一端)的电压高于外加的数据电流Idata所需的M1的栅极电压时，Idata会抽取C的第一极板的电荷，使得M1的栅极电压降低到M1可以产生的驱动电流I等于Idata为止；当C的第一极板的电压低于外加的数据电流Idata所需的M1的栅极电压时，M1的驱动电流将大于Idata，该驱动电流的一部分用于供给Idata，该驱动电流的另一部分向C的第一极板充电，直到C的第一极板的电压满足M1的驱动电流等于Idata为止。
在具体实施时，当本实用新型如图2所述的像素电路的第一具体实施例在工作时，通过仿真，在Idata为1uA(微安)、2uA、3uA时，得到M1的驱动电流(也即OLED的驱动电流)I与Idata保持一致，充分证明了本实用新型所述的像素电路的可行性。
如图4所示，本实用新型所述的像素电路的第二具体实施例包括：存储电容C、驱动晶体管M1、补偿单元、开关单元和有机发光二极管OLED，其中，
所述存储电容C的第一端与所述驱动晶体管M1的栅极连接，所述存储电容C的第二端与输入低电压VSS的低电压输入端连接；
所述驱动晶体管M1的源极与输入低电压VSS的低电压输入端连接；
所述补偿单元包括：
第一补偿晶体管M4，栅极与所述补偿控制端Re连接，源极与所述驱动晶体管M1的栅极连接，漏极与所述电流源IS连接；以及，
第二补偿晶体管M3，栅极与所述补偿控制端Re连接，源极与所述驱动晶体管M1的栅极连接，漏极与所述驱动晶体管M1的漏极连接；
所述开关单元包括：
开关晶体管M2，栅极与所述发光控制端EM连接，源极与所述驱动晶体管M1的漏极连接，漏极与所述有机发光二极管OLED的阴极连接；
所述有机发光二极管OLED的阳极与输入高电压VDD的高电压输入端连接；
在图4所示的第二具体实施例中，所有的晶体管都为n型晶体管。
实用新型实用新型实用新型本实用新型实施例所述的显示装置包括上述的像素电路。
本实用新型实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (9)
1.一种像素电路，其特征在于，包括存储电容单元、驱动晶体管、补偿单元、开关单元、发光元件和用于提供数据电流的电流提供单元，其中，
所述存储电容单元的第一端与所述驱动晶体管的栅极连接，所述存储电容单元的第二端与第一电压输入端连接；
所述驱动晶体管的第一极与所述第一电压输入端连接；
所述补偿单元分别与补偿控制端、所述驱动晶体管的栅极、所述驱动晶体管的第二极和所述电流提供单元连接，用于在补偿控制端的控制下，控制所述电流提供单元与所述驱动晶体管的栅极连接或断开，并控制所述驱动晶体管的栅极与所述驱动晶体管的第二极连接或断开；
所述开关单元分别与发光控制端、所述驱动晶体管的第二极和所述发光元件的第一端连接，用于在所述发光控制端的控制下控制所述驱动晶体管的第二极与所述发光元件的第一端连接或断开；
所述发光元件的第二端与第二电压输入端连接。
2.如权利要求1所述的像素电路，其特征在于，所述驱动晶体管为p型晶体管，所述第一电压输入端为高电压输入端，所述第二电压输入端为低电压输入端；或者，
所述驱动晶体管为n型晶体管，所述第一电压输入端为低电压输入端，所述第二电压输入端为高电压输入端。
3.如权利要求1或2所述的像素电路，其特征在于，所述补偿单元包括：
第一补偿晶体管，栅极与所述补偿控制端连接，第一极与所述驱动晶体管的栅极连接，第二极与所述电流提供单元连接；以及，
第二补偿晶体管，栅极与所述补偿控制端连接，第一极与所述驱动晶体管的栅极连接，第二极与所述驱动晶体管的第二极连接。
4.如权利要求3所述的像素电路，其特征在于，所述第一补偿晶体管和所述第二补偿晶体管都为n型晶体管；或者，所述第一补偿晶体管和所述第二补偿晶体管都为p型晶体管。
5.如权利要求1或2所述的像素电路，其特征在于，所述开关单元包括：
开关晶体管，栅极与所述发光控制端连接，第一极与所述驱动晶体管的第二极连接，第二极与所述发光元件的第一端连接。
6.如权利要求5所述的像素电路，其特征在于，所述开关晶体管为n型晶体管或p型晶体管。
7.如权利要求1或2所述的像素电路，其特征在于，所述存储电容单元包括：存储电容，第一端与所述驱动晶体管的栅极连接，第二端与第一电压输入端连接。
8.如权利要求2所述的像素电路，其特征在于，所述发光元件包括有机发光二极管；
所述驱动晶体管为p型晶体管，所述发光元件的第一端为所述有机发光二极管的阳极，所述发光元件的第二端为所述有机发光二极管的阴极；或者，所述驱动晶体管为n型晶体管，所述发光元件的第一端为所述有机发光二极管的阴极，所述发光元件的第二端为所述有机发光二极管的阳极。
9.一种显示装置，其特征在于，包括如权利要求1至8中任一权利要求所述的像素电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721108250.2U CN207097426U (zh) | 2017-08-31 | 2017-08-31 | 像素电路和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721108250.2U CN207097426U (zh) | 2017-08-31 | 2017-08-31 | 像素电路和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207097426U true CN207097426U (zh) | 2018-03-13 |
Family
ID=61539179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721108250.2U Active CN207097426U (zh) | 2017-08-31 | 2017-08-31 | 像素电路和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207097426U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369410A (zh) * | 2017-08-31 | 2017-11-21 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
-
2017
- 2017-08-31 CN CN201721108250.2U patent/CN207097426U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369410A (zh) * | 2017-08-31 | 2017-11-21 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
| WO2019041835A1 (zh) * | 2017-08-31 | 2019-03-07 | 京东方科技集团股份有限公司 | 像素电路、及其驱动方法和显示装置 |
| US11341911B2 (en) | 2017-08-31 | 2022-05-24 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel circuit, driving method thereof and display device |
| CN107369410B (zh) * | 2017-08-31 | 2023-11-21 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109545145B (zh) | 像素电路及其驱动方法、显示装置 | |
| CN106782319B (zh) | 一种像素电路、像素驱动方法、显示装置 | |
| CN107369410A (zh) | 像素电路、驱动方法和显示装置 | |
| CN105427805B (zh) | 像素驱动电路、方法、显示面板和显示装置 | |
| US11410600B2 (en) | Pixel driving circuit and method, display apparatus | |
| CN104021754B (zh) | 一种像素电路、有机电致发光显示面板及显示装置 | |
| WO2021244273A1 (zh) | 复位控制信号生成电路、方法、模组和显示装置 | |
| CN109887464B (zh) | 像素电路及其驱动方法、显示面板和显示设备 | |
| CN106920508B (zh) | 像素驱动电路、方法、像素电路、显示面板和装置 | |
| CN104751799A (zh) | 像素电路及其驱动方法、显示装置 | |
| CN208922723U (zh) | 像素电路和显示装置 | |
| WO2020020118A1 (zh) | 像素电路及其驱动方法、显示装置 | |
| CN102930819B (zh) | 显示器及其驱动方法 | |
| CN109410840A (zh) | 一种高均匀性低漏电的硅基微显示像素电路 | |
| US11508294B2 (en) | Pixel circuit, pixel driving method and display device | |
| CN203179477U (zh) | 外部补偿感应电路及显示装置 | |
| CN113870786B (zh) | 像素电路、驱动发光和显示装置 | |
| CN113593475B (zh) | 像素电路、驱动方法和显示装置 | |
| CN207097426U (zh) | 像素电路和显示装置 | |
| CN203165421U (zh) | 像素电路、阵列基板及显示装置 | |
| WO2020015161A1 (zh) | Oled显示面板、oled显示装置及其驱动方法 | |
| US20230028312A1 (en) | Pixel circuit, pixel driving method and display device | |
| CN113971930A (zh) | 像素电路、驱动方法、显示基板、制作方法和显示装置 | |
| CN207474027U (zh) | 一种像素驱动电路和显示装置 | |
| US11710452B2 (en) | Pixel circuit, pixel driving method, display panel, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |