CN207068475U - 一种老化测试板上的插槽结构以及老化测试板 - Google Patents

Abstract

本实用新型提供了一种老化测试板上的插槽结构以及老化测试板，应用于闪存芯片的测试，第一芯片与第二芯片引脚的数量、设置位置以及间隔相同，其中，包括：插槽本体；凹槽，开设于插槽本体中；一对第一台阶，对称的设置于凹槽的两侧，一对第一台阶上设置有与第一类型芯片的引脚相匹配的第一芯片探针组；一对第二台阶，对称的设置于第一台阶上远离凹槽的一侧，一对第二台阶上设置有与第二类型芯片的引脚相匹配的第二芯片探针组；连接引脚，用以与一老化测试板电连接，第一芯片探针组中与第二芯片探针组中对应相同位置引脚的探针并联至对应的连接引脚上。其技术方案有益效果在于，而减少老化测试板的购买数量，降低成本，提高检测效率。

Description

一种老化测试板上的插槽结构以及老化测试板

技术领域

本实用新型涉及芯片测试领域，尤其涉及一种老化测试板上的插槽结构。

背景技术

在验证闪存芯片的产品可靠性时，需要做高温使用寿命测试(High TemperatureOperating Life，HTOL)，以及高温循环测试(Cycling测试)，而这些测试都需要在老化测试板上进行操作，闪存芯片一般会使用两种形式的SOP8封装：分别为150mil和208mil。而对于这两种封装类型的闪存芯片，需要分别购买老化测试板来进行可靠性测试，现有方案是每一种SOP8的封装芯片都需做老化测试板，老化测试板的价格都十分昂贵，而且设计老化板也需要支付一笔不小的设计费用。通常一个产品的可靠性测试需要4块以上的老化测试板，通过分析上述的两种封装类型的芯片可知，其芯片的管脚分布一样，只是芯片本体的外形大小不一样，不能使用同一种插槽进行测试，由于插槽不同导致可靠性测试增加了很大的硬件成本。

发明内容

针对现有技术中对两种形式的SOP8封装的闪存芯片进行可靠性测试存在的上述问题，现提供一种可在同一插槽上实现防止两种不同类型的闪存芯片，进而减少老化测试板的购买数量，降低成本，提高效率的应用于老化测试板上的插槽结构。

具体技术方案如下：

一种老化测试板上的插槽结构，应用于闪存芯片的测试，所述闪存芯片包括一第一类型芯片以及一第二类型芯片，每一类型的芯片分别包括一本体以及位于本体两侧的引脚，所述第一芯片与所述第二芯片引脚的数量、设置位置以及间隔相同，其中，插槽结构包括：

插槽本体；

凹槽，开设于所述插槽本体中；

一对第一台阶，对称的设置于所述凹槽的两侧，所述一对第一台阶上设置有与所述第一类型芯片的引脚相匹配的第一芯片探针组；

一对第二台阶，对称的设置于所述第一台阶上远离所述凹槽的一侧，所述一对第二台阶上设置有与所述第二类型芯片的引脚相匹配的第二芯片探针组；

连接引脚，设置于所述插槽本体的底部，用以与一老化测试板电连接，所述第一芯片探针组中与所述第二芯片探针组中对应相同位置引脚的探针并联至对应的所述连接引脚上。

优选的，所述一对第一台阶上于所述凹槽两侧分别相对设置有一对第一限位部，所述限位部用以限制所述第一类型芯片的本体的四个顶角。

优选的，每个所述第一限位部包括：

第一矩形本体，设置于所述一对第一台阶上；

第一凹陷，设置于所述第一矩形本体的顶部，并朝向所述凹槽方向；

所述第一凹陷用以对所述第一类型芯片本体的顶角形成包围。

优选的，所述一对第二台阶上沿所述凹槽方向设置有一对第二限位部；

所述第二限位部用以限制所述第二类型芯片的本体的四个顶角。

优选的，每个所述第二限位部包括：

第二矩形本体，设置于所述一对第二台阶上；

第二凹陷，设置于所述第二矩形本体的顶部，并朝向所述凹槽方向；

所述第二凹陷用以对所述第二类型芯片本体的顶角形成包围。

优选的，还包括一第一盖板，所述第一盖板包括：

呈矩形状的第一盖板本体，所述第一盖板本体的四个顶角分别与对应的所述第一限位部配合固定；

所述第一盖板本体于朝向所述凹槽的一面设置有与所述第一芯片探针组相匹配的第一压块组。

优选的，还包括一第二盖板，所述第二盖板包括：

呈矩形状的第二盖板本体，所述第二盖板本体的四个顶角分别与对应的所述第二限位部配合固定；

所述第二盖板本体于朝向所述凹槽的一面设置有与所述第二芯片探针组相匹配的第二压块组；

优选的，所述第一类型芯片的封装规格为150mil型，和/或所述第二类型芯片的封装规格为208mil型。

还包括一种老化测试板，其中，所述老化板设置有多个插槽连接部，所述插槽连接部适配上述的插槽结构的连接引脚。

上述技术方案具有如下优点或有益效果：可在同一插槽上实现防止两种不同类型的闪存芯片，以共用相同的老化测试板，进而减少老化测试板的购买数量，降低成本，提高检测效率。

附图说明

图1为本实用新型一种老化测试板上的插槽结构的实施例的结构示意图；

图2为本实用新型一种老化测试板上的插槽结构的实施例中，关于插槽结构的俯面视图；

图3为本实用新型一种老化测试板上的插槽结构的实施例中，关于第一盖板俯面视图；

图4为本实用新型一种老化测试板上的插槽结构的实施例中，关于第二盖板的俯面视图。

附图标记表示：

1、插槽本体；2、凹槽；3、一对第一台阶；4、一对第二台阶；31、第一芯片探针组；32、第一限位部；41、第二芯片探针组；42、第二限位部；5、第一盖板；51、第一压块组；6、第二盖板；61、第二压块组。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本实用新型作进一步说明，但不作为本实用新型的限定。

如图1至图2所示，一种老化测试板上的插槽结构的实施例，应用于闪存芯片的测试，闪存芯片包括一第一类型芯片以及一第二类型芯片，每一类型的芯片分别包括一本体以及位于本体两侧的引脚，第一芯片与第二芯片引脚的数量、设置位置以及间隔相同，其中，插槽结构包括：

插槽本体1；

凹槽2，开设于插槽本体1中；

一对第一台阶3，对称的设置于凹槽2的两侧，一对第一台阶3上设置有与第一类型芯片的引脚相匹配的第一芯片探针组31；

一对第二台阶4，对称的设置于第一台阶上远离凹槽2的一侧，一对第二台阶4上设置有与第二类型芯片的引脚相匹配的第二芯片探针组41；

连接引脚(未于图中示出)，设置于插槽本体1的底部，用以与一老化测试板电连接，第一芯片探针组31中与第二芯片探针组41中对应相同位置引脚的探针并联至对应的连接引脚上。

针对现有采用SOP8封装：分别为150mil和208mil的这两种封装类型的闪存芯片，通过分析可知，其两种类型芯片的引脚分布一样，只是芯片本体的外形大小不一样，而正是因为芯片本体大小的不同，导致不能使用同一种插槽进行测试因此需要分别购买老化测试板来进行可靠性测试，如此便导致测试的硬件成本上升。

本实用新型通过在老化测试板上设置可同时对两种类型闪存芯片进行测试的插槽结构，两种插槽结构通过公用老化测试板，更具体的是，一对第一台阶3上设置有与第一类型芯片的引脚相匹配的第一芯片探针组31；

以实现对第一类型闪存芯片的可靠性测试，高度高于第一台阶的相对设置的第二台阶上，设置有与第二类型芯片的引脚相匹配的第二芯片探针组41；以实现对第二类型闪存芯片的可靠性测试。

在一种较优的实施方式中，一对第一台阶3上于凹槽2两侧分别相对设置有一对第一限位部32，第一限位部32用以限制第一类型芯片的本体的四个顶角。

在一种较优的实施方式中，每个第一限位部32包括：

第一矩形本体，设置于一对第一台阶3上；

第一凹陷，设置于第一矩形本体的顶部，并朝向凹槽2方向；

第一凹陷用以对第一类型芯片本体的顶角形成包围。上述技术方案中，第一凹陷的厚度小于第一矩形本体的高度，第一凹陷的横截面小于第一矩形本体的横截面，第一矩形本体未凹陷的部分截面呈一L字形，呈L字性的结构可对第一类型芯片本体的顶角形成包围限位，每个第一台阶上设置有一对第一限位部32，进而可形成对第一类型芯片的四个顶角形成限位。

在一种较优的实施方式中，一对第二台阶4上沿凹槽2方向设置有一对第二限位部42；

第二限位部42用以限制第二类型芯片的本体的四个顶角。

在一种较优的实施方式中，如图4所示，每个第二限位部42包括：

第二矩形本体，设置于一对第二台阶4上；

第二凹陷，设置于第二矩形本体的顶部，并朝向凹槽2方向；

第二凹陷用以对第二类型芯片本体的顶角形成包围。

上述技术方案中，第二凹陷的厚度小于第二矩形本体的高度，第二凹陷的横截面小于第二矩形本体的横截面，第二矩形本体未凹陷的部分截面呈一L字形，呈L字性的结构可对第二类型芯片本体的顶角形成包围限位，每个第二台阶上设置有一对第二限位部42，进而可形成对第二类型芯片的四个顶角形成限位。

在一种较优的实施方式中，如图3所示，还包括一第一盖板5，第一盖板5包括：

呈矩形状的第一盖板5本体，第一盖板5本体的四个顶角分别与对应的第一限位部32配合固定；

第一盖板5本体于朝向凹槽2的一面设置有与第一芯片探针组31相匹配的第一压块组51。

上述技术方案中，每个第一压块与每个第一芯片探针位置一一对应，通过第一盖板5可对第一类型芯片施加压力时，可通过设置于第一台阶上的第一限位部32

在一种较优的实施方式中，如图4所示，还包括一第二盖板6，第二盖板6包括：

呈矩形状的第二盖板本体，第二盖板本体的四个顶角分别与对应的第二限位部42配合固定；

第二盖板本体于朝向凹槽2的一面设置有与第一芯片探针组31相匹配的第二压块组61。

在一种较优的实施方式中，每个第二压块与每个第二芯片探针位置一一对应，第一类型芯片规格为150mil型，或者第二类型芯片规格为208mil型。

上述技术部方案中，在凹槽2的中部设置有一支撑结构，支撑结构的高度与凹槽2的侧壁的高度相等，优选的，支撑结构为圆柱形，且位于凹槽2的中部，支撑结构可用以支撑第一类型芯片的本体。

插槽本体1周围设置有一的包围结构，包围结构的顶部高于第二台阶的高度，其中包围结构沿着凹槽2的短边方向开设有一截面呈倒等腰梯形的开口，倒等腰梯形的较短的底边的宽度与凹槽2的短边宽度相等，倒等腰梯形的高度等于包围结构的高度，设置的包围结构可对放置于插槽本体1内的测试芯片形成保护，避免受到外部部件的损害。

本发明的技术方案中还包括一种老化测试板。

一种老老化测试板，其中，老化板设置有多个插槽连接部，插槽连接部适配权利上述的插槽结构的连接引脚。

以上所述仅为本实用新型较佳的实施例，并非因此限制本实用新型的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本实用新型说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本实用新型的保护范围内。

Claims (9)

1.一种老化测试板上的插槽结构，应用于闪存芯片的测试，所述闪存芯片包括一第一类型芯片以及一第二类型芯片，每一类型的芯片分别包括一本体以及位于本体两侧的引脚，所述第一类型芯片与所述第二类型芯片引脚的数量、设置位置以及间隔相同，其特征在于，插槽结构包括：

插槽本体；

凹槽，开设于所述插槽本体中；

一对第一台阶，对称的设置于所述凹槽的两侧，所述一对第一台阶上设置有与所述第一类型芯片的引脚相匹配的第一芯片探针组；

一对第二台阶，对称的设置于所述第一台阶上远离所述凹槽的一侧，所述一对第二台阶上设置有与所述第二类型芯片的引脚相匹配的第二芯片探针组；

连接引脚，设置于所述插槽本体的底部，用以与一老化测试板电连接，所述第一芯片探针组中与所述第二芯片探针组中对应相同位置引脚的探针并联至对应的所述连接引脚上。

2.根据权利要求1所述的插槽结构，其特征在于，所述一对第一台阶上于所述凹槽两侧分别相对设置有一对第一限位部，所述限位部用以限制所述第一类型芯片的本体的四个顶角。

3.根据权利要求2所述的插槽结构，其特征在于，每个所述第一限位部包括：

第一矩形本体，设置于所述一对第一台阶上；

第一凹陷，设置于所述第一矩形本体的顶部，并朝向所述凹槽方向；

所述第一凹陷用以对所述第一类型芯片本体的顶角形成包围。

4.根据权利要求1所述的插槽结构，其特征在于，所述一对第二台阶上沿所述凹槽方向设置有一对第二限位部；

所述第二限位部用以限制所述第二类型芯片的本体的四个顶角。

5.根据权利要求4所述的插槽结构，其特征在于，每个所述第二限位部包括：

第二矩形本体，设置于所述一对第二台阶上；

第二凹陷，设置于所述第二矩形本体的顶部，并朝向所述凹槽方向；

所述第二凹陷用以对所述第二类型芯片本体的顶角形成包围。

6.根据权利要求3所述的插槽结构，其特征在于，还包括一第一盖板，所述第一盖板包括：

呈矩形状的第一盖板本体，所述第一盖板本体的四个顶角分别与对应的所述第一限位部配合固定；

所述第一盖板本体于朝向所述凹槽的一面设置有与所述第一芯片探针组相匹配的第一压块组。

7.根据权利要求4所述的插槽结构，其特征在于，还包括一第二盖板，所述第二盖板包括：

呈矩形状的第二盖板本体，所述第二盖板本体的四个顶角分别与对应的所述第二限位部配合固定；

所述第二盖板本体于朝向所述凹槽的一面设置有与所述第二芯片探针组相匹配的第二压块组。

8.根据权利要求1所述的插槽结构，其特征在于，所述第一类型芯片的封装规格为150mil型，和/或所述第二类型芯片的封装规格为208mil型。

9.一种老化测试板，其特征在于，所述老化测试板设置有多个插槽连接部，所述插槽连接部适配权利要求1-8中任一所述的插槽结构的连接引脚。