CN206976544U - 一种两层堆叠的固定衰减器射频芯片 - Google Patents

一种两层堆叠的固定衰减器射频芯片 Download PDF

Info

Publication number
CN206976544U
CN206976544U CN201720639443.4U CN201720639443U CN206976544U CN 206976544 U CN206976544 U CN 206976544U CN 201720639443 U CN201720639443 U CN 201720639443U CN 206976544 U CN206976544 U CN 206976544U
Authority
CN
China
Prior art keywords
radio frequency
frequency chip
salient points
connecting salient
fixed attenuator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720639443.4U
Other languages
English (en)
Inventor
刘丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Sino Tech Integrated Technology Co Ltd
Original Assignee
Chengdu Sino Tech Integrated Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Sino Tech Integrated Technology Co Ltd filed Critical Chengdu Sino Tech Integrated Technology Co Ltd
Priority to CN201720639443.4U priority Critical patent/CN206976544U/zh
Application granted granted Critical
Publication of CN206976544U publication Critical patent/CN206976544U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

本实用新型涉及半导体射频芯片制造领域,其公开了一种两层堆叠的固定衰减器射频芯片,解决传统技术中固定衰减器射频芯片与无源馈电网络采用分离式设计,造成系统封装中能够集成的芯片数量非常有限的问题。该芯片包括:位于顶层的固定衰减器射频芯片及位于底层的无源馈电网络射频芯片,通过在固定衰减器射频芯片的背面和无源馈电网络射频芯片的正面的对应位置设置连接凸点,通过连接凸点的对位键合使得两个芯片形成一个整体,从而减小占用体积;此外,由于无源馈电网络采用芯片集成设计,一颗芯片中可以集成两路无源直流滤波馈电网络射频电路,可以对两个射频功能芯片进行直流馈电,从而增加了同一封装内封装的功能芯片的数量。

Description

一种两层堆叠的固定衰减器射频芯片
技术领域
本实用新型涉及半导体射频芯片制造领域,特别涉及一种两层堆叠的固定衰减器射频芯片。
背景技术
在现有设计中,如图1所示,固定衰减器射频芯片1和无源馈电网络2采用分离的设计模式;固定衰减器射频芯片1作用是将射频信号进行衰减后传输至有源射频功能芯片3,无源直流滤波馈电网络2多采用混合电路集基片部分设计完成,在电路基片上安装射频电感和电容,完成对有源射频功能芯片3的馈电功能。
现有产品中,采用分离式设计的固定衰减器射频芯片1和无源馈电网络2占用体积大,且由于加电方向和加电形式限制,一个无源馈电网络2只能为一个射频芯片加电,所以在系统封装(SIP)过程中,一个封装所能集成的芯片数量非常有限。
实用新型内容
本实用新型所要解决的技术问题是:提出一种两层堆叠的固定衰减器射频芯片,解决传统技术中固定衰减器射频芯片与无源馈电网络采用分离式设计,造成系统封装中能够集成的芯片数量非常有限的问题。
本实用新型解决其技术问题所采用的技术方案是:一种两层堆叠的固定衰减器射频芯片,包括:位于顶层的固定衰减器射频芯片及位于底层的无源馈电网络射频芯片,所述固定衰减器射频芯片与所述无源馈电网络射频芯片对位堆叠键合成一个整体:所述固定衰减器射频芯片的背面上设计有位于上部位置的第一连接凸点和第二连接凸点,位于下部位置的第三连接凸点和第四连接凸点;所述无源馈电网络射频芯片的正面上设计有位于上部位置的第五连接凸点和第六连接凸点,位于下部位置的第七连接凸点和第八连接凸点;所述第一连接凸点和第二连接凸点分别与第五连接凸点和第六连接凸点对位键合;所述第三连接凸点和第四连接凸点分别与第七连接凸点和第八连接凸点对位键合。
作为进一步优化,所述固定衰减器射频芯片采用共面波导和微带线相结合的传输模式,其包括输入端口、输出端口、接地端、衰减网络、传输线电路;所述衰减网络通过传输线电路连接输入端口和输出端口;所述传输线电路为微带线;所述接地端通过设置于固定衰减器射频芯片背面对应的接地凸点键合到地,输入端口和输出端口分别通过金丝键合连接输入、输出射频电路。
作为进一步优化,所述无源馈电网络射频芯片包括两路无源馈电网络射频电路,其中一路无源馈电网络射频电路的输入端与输出端分别对应连通第五连接凸点和第六连接凸点,第六连接凸点通过金丝键合为一个有源射频功能芯片提供直流馈电;另外一路无源馈电网络射频电路的输入端与输出端分别对应连通第七连接凸点和第八连接凸点,第八连接凸点通过金丝键合为另一个有源射频功能芯片提供直流馈电。
作为进一步优化,在所述无源馈电网络射频芯片的正面与固定衰减器射频芯片的背面设置接地凸点的对应位置也设置有接地凸点,无源馈电网络射频芯片的接地凸点和固定衰减器射频芯片的接地凸点对位键合。
本实用新型的有益效果是:实现了对固定衰减器射频芯片及无源馈电网络射频芯片的三维堆叠互连,从而设计出一款既可以完成对射频信号进行衰减,又可以为有源射频信号进行加电的芯片产品,减小了芯片占用体积;此外,由于无源馈电网络采用芯片集成设计,一颗芯片中可以集成两路无源直流滤波馈电网络射频电路,可以对两个射频功能芯片进行直流馈电,从而增加了同一封装内封装的功能芯片的数量。
附图说明
图1为传统技术中的固定衰减器射频芯片和无源馈电网络分离式设计示意图;
图2a为本实用新型中固定衰减器射频芯片三维凸点设计示意图,2b为其侧视图;
图3a为本实用新型中无源馈电网络三维凸点设计示意图,3b为其侧视图;
图4为固定衰减器射频芯片与无源馈电网络对位键合示意图;
图5为本实用新型中两层堆叠的固定衰减器射频芯片应用示意图。
具体实施方式
本实用新型旨在提出一种两层堆叠的固定衰减器射频芯片,解决传统技术中固定衰减器射频芯片与无源馈电网络采用分离式设计,造成系统封装中能够集成的芯片数量非常有限的问题。
下面结合附图及实施例对本实用新型的方案作进一步的描述:
实施例:
本实施例中的两层堆叠的固定衰减器射频芯片由上、下两层芯片对位键合而成,其包括位于上层(顶层)的固定衰减器射频芯片,位于下层(底层)的无源馈电网络射频芯片;
其中,固定衰减器射频芯片如图2a所示,在背面上设计有位于上部位置的第一连接凸点4和第二连接凸点5,位于下部位置的第三连接凸点6和第四连接凸点7;其中第一连接凸点4和第二连接凸点5为无源馈电网络射频芯片的一组平面连接端口,第三连接凸点6和第四连接凸点7为无源馈电网络射频芯片的另一组平面连接端口;固定衰减器射频芯片的输入端口S1、输出端口S2采用共面波导传输模式,可以通过金丝键合连接输入、输出射频电路,接地端(图中未示意)通过接地凸点13键合到地,衰减网络由TaN金属薄膜电阻R1、R2、R3组成,其通过传输线电路连接输入端口S1和输出端口S2;射频传输电路采用微带线12,表面镀金;固定衰减器射频芯片的侧视图如2b所示;
无源馈电网络射频芯片如图3a所示,在其正面上设计有位于上部位置的第五连接凸点8和第六连接凸点9,位于下部位置的第七连接凸点10和第八连接凸点11;无源馈电网络射频芯片包括两路无源馈电网络射频电路,一路由MIM电容C1和平面螺旋电感L1构成,此路射频电路的输入端与输出端分别对应连通第五连接凸点8和第六连接凸点9,第六连接凸点9通过金丝键合可以为一个有源射频功能芯片提供直流馈电;另外一路无源馈电网络射频电路由MIM电容C2和平面螺旋电感L2构成,此路无源馈电网络射频电路的输入端与输出端分别对应连通第七连接凸点10和第八连接凸点11,第八连接凸点11通过金丝键合可以为另一个有源射频功能芯片提供直流馈电。
此外,在无源馈电网络射频芯片的正面与固定衰减器射频芯片的背面设置接地凸点13的对应位置也设置有接地凸点14,无源馈电网络射频芯片的侧视图如图3b所示。
图4示意了将固定衰减器射频芯片与无源馈电网络射频芯片进行堆叠的情况,其中,第一连接凸点4和第二连接凸点5分别与第五连接凸点8和第六连接凸点9对位键合;所述第三连接凸点6和第四连接凸点7分别与第七连接凸点10和第八连接凸点11对位键合;固定衰减器射频芯片的接地凸点13与无源馈电网络射频芯片的接地凸点14对位键合。
如图5所示,堆叠后的固定衰减器射频芯片既可以对射频信号进行衰减,又可以为有源射频功能芯片进行加电,且由于无源馈电网络射频芯片中采用了两路网络射频电路设计,因此,可以为两个有源射频功能芯片加电,从而实现了更多射频功能芯片的系统封装。
为使本实用新型中的两层堆叠的固定衰减器射频芯片的实现过程及原理更加清晰,现具体阐释其设计工艺:
a.首先,建立芯片电路模型;
b.然后,根据建立模型进行GaAs芯片后端设计,进行工艺设计转化;
c.固定衰减器射频芯片进行晶圆流片;
d.固定衰减器射频芯片晶圆三维集成工艺处理(在其背面通过深孔蚀刻、介质沉淀、导电填充与电镀等工艺)集成连接凸点;
e.固定衰减器射频芯片晶圆切割,切割成单个芯片;
f.无源馈电网络射频芯片晶圆流片生产;
g.无源馈电网络射频芯片晶圆三维集成工艺处理(在其正面通过深孔蚀刻、介质沉淀、导电填充与电镀等工艺)集成连接凸点;
h.无源馈电网络射频芯片晶圆切割,切割成单个芯片;
i.将固定衰减器射频芯片和无源馈电网络射频芯片进行凸点对位键合;
j.对成型的芯片安装在测试架上进行电参数及工艺参数终测。
需要指出的是,本说明书并非是要将本实用新型局限在所示和所述的具体结构和适用范围内,凡是所有可能被利用的相应修改以及等同物,均属于本实用新型所申请的专利范围。

Claims (4)

1.一种两层堆叠的固定衰减器射频芯片,其特征在于,包括:位于顶层的固定衰减器射频芯片及位于底层的无源馈电网络射频芯片,所述固定衰减器射频芯片与所述无源馈电网络射频芯片对位堆叠键合成一个整体:所述固定衰减器射频芯片的背面上设计有位于上部位置的第一连接凸点(4)和第二连接凸点(5),位于下部位置的第三连接凸点(6)和第四连接凸点(7);所述无源馈电网络射频芯片的正面上设计有位于上部位置的第五连接凸点(8)和第六连接凸点(9),位于下部位置的第七连接凸点(10)和第八连接凸点(11);所述第一连接凸点(4)和第二连接凸点(5)分别与第五连接凸点(8)和第六连接凸点(9)对位键合;所述第三连接凸点(6)和第四连接凸点(7)分别与第七连接凸点(10)和第八连接凸点(11)对位键合。
2.如权利要求1所述的一种两层堆叠的固定衰减器射频芯片,其特征在于,所述固定衰减器射频芯片采用共面波导和微带线相结合的传输模式,其包括输入端口(S1)、输出端口(S2)、接地端、衰减网络、传输线电路;所述衰减网络通过传输线电路连接输入端口(S1)和输出端口(S2);所述传输线电路为微带线(12);所述接地端通过设置于固定衰减器射频芯片背面对应的接地凸点(13)键合到地,输入端口(S1)和输出端口(S2)分别通过金丝键合连接输入、输出射频电路。
3.如权利要求2所述的一种两层堆叠的固定衰减器射频芯片,其特征在于,所述无源馈电网络射频芯片包括两路无源馈电网络射频电路,其中一路无源馈电网络射频电路的输入端与输出端分别对应连通第五连接凸点(8)和第六连接凸点(9),第六连接凸点(9)通过金丝键合为一个有源射频功能芯片提供直流馈电;另外一路无源馈电网络射频电路的输入端与输出端分别对应连通第七连接凸点(10)和第八连接凸点(11),第八连接凸点(11)通过金丝键合为另一个有源射频功能芯片提供直流馈电。
4.如权利要求3所述的一种两层堆叠的固定衰减器射频芯片,其特征在于,在所述无源馈电网络射频芯片的正面与固定衰减器射频芯片的背面设置接地凸点(13)的对应位置也设置有接地凸点(14),无源馈电网络射频芯片的接地凸点(14)和固定衰减器射频芯片的接地凸点(13)对位键合。
CN201720639443.4U 2017-06-02 2017-06-02 一种两层堆叠的固定衰减器射频芯片 Active CN206976544U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720639443.4U CN206976544U (zh) 2017-06-02 2017-06-02 一种两层堆叠的固定衰减器射频芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720639443.4U CN206976544U (zh) 2017-06-02 2017-06-02 一种两层堆叠的固定衰减器射频芯片

Publications (1)

Publication Number Publication Date
CN206976544U true CN206976544U (zh) 2018-02-06

Family

ID=61411580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720639443.4U Active CN206976544U (zh) 2017-06-02 2017-06-02 一种两层堆叠的固定衰减器射频芯片

Country Status (1)

Country Link
CN (1) CN206976544U (zh)

Similar Documents

Publication Publication Date Title
CN108083223A (zh) 一种硅基三维异构集成的射频微系统及其制造方法
CN108063302A (zh) 射频基板垂直互联结构
CN103943614B (zh) 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
CN105762117B (zh) 一种ltcc基板的交错层叠三维封装结构
CN207861877U (zh) 一种硅基三维异构集成的射频微系统
CN205789958U (zh) 一种射频天线开关芯片
US9800213B1 (en) Amplifier devices with impedance matching networks that incorporate a capacitor integrated with a bond pad
CN109742056A (zh) 天线的封装结构及封装方法
CN104486907B (zh) 高频ipd模块三维集成晶圆级封装结构及封装方法
CN104009014B (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN206976332U (zh) 一种三层堆叠的幅度均衡器射频芯片
CN103148969B (zh) 基于柔性基板的自封装无源无线压力传感器的制备方法
CN206976544U (zh) 一种两层堆叠的固定衰减器射频芯片
CN206976328U (zh) 一种两层堆叠的耦合器射频芯片
CN206976549U (zh) 一种两层堆叠的幅度均衡器射频芯片
CN206976340U (zh) 一种两层堆叠的可变固定衰减器射频芯片
CN206976335U (zh) 一种两层堆叠的低通滤波器射频芯片
CN206976337U (zh) 一种两层堆叠的带通滤波器射频芯片
CN206976343U (zh) 一种两层堆叠的高通滤波器射频芯片
CN206976339U (zh) 一种两层堆叠的Lange桥射频芯片
CN206976336U (zh) 一种两层堆叠的传输线射频芯片
CN104833960A (zh) 一种t/r器件
CN206976331U (zh) 一种两层堆叠的功分器射频芯片
CN206976329U (zh) 一种三层堆叠的可变固定衰减器射频芯片
CN207217526U (zh) 一种三层堆叠的固定衰减器射频芯片

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant