CN206922640U - 驱动控制电路和同步整流电路 - Google Patents

Abstract

本实用新型公开了一种驱动控制电路，其特征在于，包括用于检测同步整流回路的输入电压的驱动检测端、用于控制同步整流回路的专用功率MOSFET的栅极的驱动输出端和电源输入端；所述驱动控制电路包括第一三极管、第二三极管、第三三极管、第四三极管、第一电阻和第二电阻。相应地，本实用新型还公开了一种同步整流电路。采用本实用新型，采用分立元器件实现同步整流回路的整流控制，并在系统待机时确保采用MOSFET的体二极管进行整流的前提下，控制驱动控制电路不工作，降低同步整流电路的待机功耗。

Description

驱动控制电路和同步整流电路

技术领域

本实用新型涉及同步整流技术领域，具体涉及一种驱动控制电路和同步整流电路。

背景技术

同步整流电路一般是采用通态电阻极低的专用功率MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET，金属-氧化物半导体场效应晶体管)，来取代整流二极管以降低整流损耗的一项新技术，如图1所示，是以专业控制芯片作为驱动控制电路的同步整流电路。在电源待机时，芯片通过检测整流输入端VS1点的电压，使得控制芯片停止发送驱动，整流电路中的MOSFETQ1的栅极没有驱动，MOSFETQ1不导通，通过MOSFETQ1的体二极管进行整流，此时MOSFETQ1的同步整流损耗较小，但是由于控制芯片仍处于工作状态，仍占用功耗。

实用新型内容

本实用新型的目的是，提供一种驱动控制电路，采用分立元器件实现同步整流回路的整流控制，并提供一种同步整流电路，在系统待机时确保采用 MOSFET的体二极管进行整流的前提下，控制驱动控制电路不工作，降低同步整流电路的待机功耗。

为解决以上技术问题，本实用新型提供一种驱动控制电路，包括用于检测同步整流回路的输入电压的驱动检测端、用于控制同步整流回路的专用功率 MOSFET的栅极的驱动输出端和电源输入端；

所述驱动控制电路包括第一三极管、第二三极管、第三三极管、第四三极管、第一电阻和第二电阻；

所述第一三极管的集电极与所述电源输入端连接，所述第一三极管的基极通过所述第一电阻与所述电源输入端连接，所述第一三极管的发射极与所述第二三极管的发射极连接，所述第二三极管的集电极接地，所述第二三极管的基极与所述第一三极管的基极连接，且所述第二三极管的基极还与地连接；

所述第三三极管的集电极与所述第一三极管的基极连接，所述第三三极管的发射极与地连接，所述第三三极管的基极与所述第四三极管的基极连接，所述第四三极管的发射极通过所述第二电阻与所述电源输入端连接，所述第四三极管的发射极与所述第四三极管的基极连接，所述第四三极管的集电极与所述驱动检测端连接，所述驱动输出端与所述第一三极管的发射极连接。

进一步地，还包括连接于所述第二三极管的基极与地之间的第三电阻、连接于所述第三三极管的发射极与地之间的第四电阻、以及连接于所述第一三极管的发射极与地之间的第五电阻。

进一步地，还包括连接于所述第四三极管的集电极与所述驱动检测端的第六电阻和连接于所述驱动输出端与所述第一三极管的发射极之间的第七电阻。

优选地，所述第一三极管、所述第三三极管和所述第四三极管为NPN型三极管；所述第二三极管为PNP型三极管。

优选地，所述第三三极管和所述第四三极管的性能参数一致，且集成于一个器件。

本实用新型还提供一种同步整流电路，包括：驱动控制电路和待机控制电路；

所述驱动控制电路为如权利要求1至5任一项所述的驱动控制电路；

所述待机控制电路包括开关输入端、开关输出端和用于接收外部控制信号的开关控制端；

所述开关输入端与直流电源连接，所述开关输出端与所述驱动控制电路的电源输入端连接；所述驱动控制电路的驱动检测端与所述同步整流回路的整流输入端连接，所述驱动控制电路的驱动输出端与所述同步整流回路的专用功率MOSFET的栅极连接。

进一步地，所述待机控制电路包括第一开关管、第二开关管、第八电阻和第九电阻；

所述第一开关管的第一端与所述待机控制电路的开关控制端连接，所述第一开关管的第一端还通过所述第八电阻与地连接，所述第一开关管的第二端通过所述第九电阻与所述第二开关管的第一端连接的，所述第一开关管的第三端与地连接；

所述第二开关管的第二端与所述待机控制电路的开关输出端连接，所述第二开关管的第三端与所述待机控制电路的开关输入端连接，所述第二开关管的第三端还与所述第二开关管的第一端连接。

进一步地，所述待机控制电路还包括连接于所述第一开关管的第一端与所述待机控制电路的开关控制端之间的第十电阻；以及包括连接于所述第二开关管的第三端与所述第二开关管的第一端之间的第十一电阻。

优选地，所述第一开关管为NPN型三极管，所述第一开关管的第一端为所述NPN型三极管的基极，所述第一开关管的第二端为所述NPN型三极管的集电极，所述第一开关管的第二端为所述NPN型三极管的发射极。

相比于现有技术，本实用新型的一种驱动控制电路和同步整流电路的有益效果在于：

本实用新型提供的驱动控制电路，与现有技术相比，通过分立元器件检测同步整流回路的整流输入电压，来控制同步整流回路的专用功率MOSFET的导通与否进行整流。以及，本实用新型提供的同步整流控制电路，与现有技术相比，现有技术是在整个系统供电要求处于待机状态时，供电电源通过变压器传递电源给同步整流控制电路，驱动控制电路检测到整流输入端的电压为低电平时控制专用功率MOSFET处于截止状态，使得系统处于待机状态的专用功率 MOSFET功耗降低，但是驱动控制电路仍处于工作状态，功耗还是存在，而本实用新型通过增加一待机控制电路，使得系统供电要求处理待机状态时，待机控制电路不提供电源给驱动控制电路，驱动控制电路不工作，而驱动控制电路的驱动输出端处于高阻态且无电压，使得专用功率MOSFET处于截止状态，进而降低统处于待机状态的专用功率MOSFET功耗。

附图说明

图1是现有技术的一种同步整流电路的结构示意图；

图2是本实用新型提供的驱动控制电路的一个实施例的结构示意图；

图3是本实用新型提供的同步整流电路的一个实施例的结构示意图；

图4是本实用新型提供的同步整流电路的待机控制电路的一个实施例的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图2，是本实用新型提供的驱动控制电路的一个实施例的结构示意图；

本实用新型提供一种驱动控制电路，包括用于检测同步整流回路的输入电压的驱动检测端VS1、用于控制同步整流回路的专用功率MOSFET的栅极的驱动输出端Gate和电源输入端VCC2；

所述驱动控制电路包括第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第一电阻R1和第二电阻R2；

所述第一三极管Q1的集电极与所述电源输入端VCC2连接，所述第一三极管Q1的基极通过所述第一电阻R1与所述电源输入端VCC2连接，所述第一三极管Q1的发射极与所述第二三极管Q2的发射极连接，所述第二三极管Q2的集电极接地，所述第二三极管Q2的基极与所述第一三极管Q1的基极连接，且所述第二三极管Q2的基极还与地连接；

所述第三三极管Q3的集电极与所述第一三极管Q1的基极连接，所述第三三极管Q3的发射极与地连接，所述第三三极管Q3的基极与所述第四三极管Q4 的基极连接，所述第四三极管Q4的发射极通过所述第二电阻R2与所述电源输入端VCC2连接，所述第四三极管Q4的发射极与所述第四三极管Q4的基极连接，所述第四三极管Q4的集电极与所述驱动检测端VS1连接，所述驱动输出端Gate与所述第一三极管Q1的发射极连接。

进一步地，还包括连接于所述第二三极管Q2的基极与地之间的第三电阻 R3、连接于所述第三三极管Q3的发射极与地之间的第四电阻R4、以及连接于所述第一三极管Q1的发射极与地之间的第五电阻R5。

进一步地，还包括连接于所述第四三极管Q4的集电极与所述驱动检测端 VS1的第六电阻和连接于所述驱动输出端Gate与所述第一三极管Q1的发射极之间的第七电阻。

优选地，所述第一三极管Q1、所述第三三极管Q3和所述第四三极管Q4 为NPN型三极管；所述第二三极管Q2为PNP型三极管。

优选地，所述第三三极管Q3和所述第四三极管Q4的性能参数一致，且集成于一个器件。

以下将结合图2提供的驱动控制电路，描述本实用新型提供的驱动控制电路的工作原理：

当驱动检测端VS1检测到同步整流回路的输入电压为高电平时，第四三极管Q4导通，电源输入端VCC2的电流通过第二电阻R2连接到第三三极管Q3 的基极，第三三极管Q3导通，使得第一三极管Q1和第二三极管Q2的基极电压拉低，导致驱动输出端Gate为低电平，从而控制同步整流回路的专用功率 MOSFET处于截止状态，采用专用功率MOSFET的体二极管整流；

当驱动检测端VS1检测到同步整流回路的输入电压为低电平时，第四三极管Q4截止，进行电源输入端VCC2的电流无法导通至第三三极管Q3的基极，第三三极管Q3截止，使得第一三极管Q1和第二三极管Q2的基极电压为上拉至高电平，导致驱动输出端Gate为高电平，从而控制同步整流回路的专用功率 MOSFET处于导通状态，利用专用功率MOSFET通态阻率低来降低功耗。

参见图3，是本实用新型提供的同步整流电路的一个实施例的结构示意图；

本实用新型还提供一种同步整流电路，包括：驱动控制电路10和待机控制电路20；

所述驱动控制电路10为上述实施例提供的驱动控制电路10；

所述待机控制电路20包括开关输入端VCC1、开关输出端VCC2和用于接收外部控制信号的开关控制端ON/OFF；

所述开关输入端VCC1与直流电源连接，所述开关输出端VCC2与所述驱动控制电路10的电源输入端VCC2连接；所述驱动控制电路10的驱动检测端 VS1与所述同步整流回路的整流输入端连接，所述驱动控制电路10的驱动输出端Gate与所述同步整流回路的专用功率MOSFET的栅极连接。

在一种实施方式中，如图4所示，是本实用新型提供的同步整流电路的待机控制电路的一个实施例的结构示意图；所述待机控制电路20包括第一开关管 Q5、第二开关管Q6、第八电阻R8和第九电阻R9；

所述第一开关管Q5的第一端与所述待机控制电路20的开关控制端ON/OFF 连接，所述第一开关管Q5的第一端还通过所述第八电阻R8与地连接，所述第一开关管Q5的第二端通过所述第九电阻R9与所述第二开关管Q6的第一端连接的，所述第一开关管Q5的第三端与地连接；

所述第二开关管Q6的第二端与所述待机控制电路20的开关输出端VCC2 连接，所述第二开关管Q6的第三端与所述待机控制电路20的开关输入端VCC1 连接，所述第二开关管Q6的第三端还与所述第二开关管Q6的第一端连接。

进一步地，所述待机控制电路20还包括连接于所述第一开关管Q5的第一端与所述待控制模块的开关控制端ON/OFF之间的第十电阻R10；以及包括连接于所述第二开关管Q6的第三端与所述第二开关管Q6的第一端之间的第十一电阻R11。

优选地，所述第一开关管Q5为NPN型三极管，所述第一开关管Q5的第一端为所述NPN型三极管的基极，所述第一开关管Q5的第二端为所述NPN型三极管的集电极，所述第一开关管Q5的第二端为所述NPN型三极管的发射极。

以下将结合图3和图4提供的实施例，描述本实用新型提供的同步整流电路的工作原理：

当系统供电要求处于待机状态时，待机控制电路20的开关控制端ON/OFF 接收到外部控制信号为低电平，此时作为NPN型三极管的第一开关管Q5的基极处于低电平，第一开关管Q5截止，进而与第一开关管Q5的集电极连接的第二开关管Q6的基极上拉到开关输入端VCC1连接的直流电源，为高电平，此时作为PNP型三极管的第二开关管Q6截止，从而待机控制电路20的开关输入端 VCC1与开关输出端VCC2断开通路，无法为驱动控制电路10供电，则驱动控制电路10不工作，驱动控制电路10不产生功耗，并由于驱动控制电路10的驱动控制端处于悬空的高阻态状态中，与驱动控制端连接专用功率MOSFET的栅极也处于悬空的高阻态状态中，则专用功率MOSFET截止，另一方面，由于系统供电要求处于待机状态，供电电源通过变压器传递给同步整流控制电路的电源为待机电源，则通过专用功率MOSFET的体二极管整流，使得待机电源实现同步整流基础上，使得待机的整流功耗减为最低。

当系统供电要求处于工作状态时，待机控制电路20的开关控制端ON/OFF 接收到外部控制信号为高时，此时第一开关管Q5和第二开关管Q6均于导通状态，则待机控制电路20的开关输入端VCC1与开关输出端VCC2之间的通路导通，为驱动控制电路10供电，驱动控制电路10处于工作状态。而驱动控制电路10处于工作状态的检测过程为：当驱动检测端VS1检测到同步整流回路的输入电压为高电平时，第四三极管Q4导通，电源输入端VCC2的电流通过第二电阻R2连接到第三三极管Q3的基极，第三三极管Q3导通，使得第一三极管Q1 和第二三极管Q2的基极电压拉低，导致驱动输出端Gate为低电平，从而控制同步整流回路的专用功率MOSFET处于截止状态，采用专用功率MOSFET的体二极管整流；当驱动检测端VS1检测到同步整流回路的输入电压为低电平时，第四三极管Q4截止，进行电源输入端VCC2的电流无法导通至第三三极管Q3 的基极，第三三极管Q3截止，使得第一三极管Q1和第二三极管Q2的基极电压为上拉至高电平，导致驱动输出端Gate为高电平，从而控制同步整流回路的专用功率MOSFET处于导通状态，利用专用功率MOSFET通态阻率低来降低功耗。

本实用新型提供的驱动控制电路，与现有技术相比，通过分立元器件检测同步整流回路的整流输入电压，来控制同步整流回路的专用功率MOSFET的导通与否进行整流。以及，本实用新型提供的同步整流控制电路，与现有技术相比，现有技术是在整个系统供电要求处于待机状态时，供电电源通过变压器传递电源给同步整流控制电路，驱动控制电路检测到整流输入端的电压为低电平时控制专用功率MOSFET处于截止状态，使得系统处于待机状态的专用功率 MOSFET功耗降低，但是驱动控制电路仍处于工作状态，功耗还是存在，而本实用新型通过增加一待机控制电路，使得系统供电要求处理待机状态时，待机控制电路不提供电源给驱动控制电路，驱动控制电路不工作，而驱动控制电路的驱动输出端处于高阻态且无电压，使得专用功率MOSFET处于截止状态，进而降低统处于待机状态的专用功率MOSFET功耗

以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。

Claims (9)

1.一种驱动控制电路，其特征在于，包括用于检测同步整流回路的输入电压的驱动检测端、用于控制同步整流回路的专用功率MOSFET的栅极的驱动输出端和电源输入端；

所述驱动控制电路包括第一三极管、第二三极管、第三三极管、第四三极管、第一电阻和第二电阻；

所述第一三极管的集电极与所述电源输入端连接，所述第一三极管的基极通过所述第一电阻与所述电源输入端连接，所述第一三极管的发射极与所述第二三极管的发射极连接，所述第二三极管的集电极接地，所述第二三极管的基极与所述第一三极管的基极连接，且所述第二三极管的基极还与地连接；

所述第三三极管的集电极与所述第一三极管的基极连接，所述第三三极管的发射极与地连接，所述第三三极管的基极与所述第四三极管的基极连接，所述第四三极管的发射极通过所述第二电阻与所述电源输入端连接，所述第四三极管的发射极与所述第四三极管的基极连接，所述第四三极管的集电极与所述驱动检测端连接，所述驱动输出端与所述第一三极管的发射极连接。

2.如权利要求1所述的驱动控制电路，其特征在于，还包括连接于所述第二三极管的基极与地之间的第三电阻、连接于所述第三三极管的发射极与地之间的第四电阻、以及连接于所述第一三极管的发射极与地之间的第五电阻。

3.如权利要求2所述的驱动控制电路，其特征在于，还包括连接于所述第四三极管的集电极与所述驱动检测端的第六电阻和连接于所述驱动输出端与所述第一三极管的发射极之间的第七电阻。

4.如权利要求1至3任一项所述的驱动控制电路，其特征在于，所述第一三极管、所述第三三极管和所述第四三极管为NPN型三极管；所述第二三极管为PNP型三极管。

5.如权利要求1至3任一项所述的驱动控制电路，其特征在于，所述第三三极管和所述第四三极管的性能参数一致，且集成于一个器件。

6.一种同步整流电路，其特征在于，包括：同步整流回路、驱动控制电路和待机控制电路；

所述驱动控制电路为如权利要求1至5任一项所述的驱动控制电路；

所述待机控制电路包括开关输入端、开关输出端和用于接收外部控制信号的开关控制端；

所述开关输入端与直流电源连接，所述开关输出端与所述驱动控制电路的电源输入端连接；所述驱动控制电路的驱动检测端与所述同步整流回路的整流输入端连接，所述驱动控制电路的驱动输出端与所述同步整流回路的专用功率MOSFET的栅极连接。

7.如权利要求6所述的同步整流电路，其特征在于，所述待机控制电路包括第一开关管、第二开关管、第八电阻和第九电阻；

所述第一开关管的第一端与所述待机控制电路的开关控制端连接，所述第一开关管的第一端还通过所述第八电阻与地连接，所述第一开关管的第二端通过所述第九电阻与所述第二开关管的第一端连接的，所述第一开关管的第三端与地连接；

所述第二开关管的第二端与所述待机控制电路的开关输出端连接，所述第二开关管的第三端与所述待机控制电路的开关输入端连接，所述第二开关管的第三端还与所述第二开关管的第一端连接。

8.如权利要求7所述的同步整流电路，其特征在于，所述待机控制电路还包括连接于所述第一开关管的第一端与所述待机控制电路的开关控制端之间的第十电阻；以及包括连接于所述第二开关管的第三端与所述第二开关管的第一端之间的第十一电阻。

9.如权利要求7所述的同步整流电路，其特征在于，所述第一开关管为NPN型三极管，所述第一开关管的第一端为所述NPN型三极管的基极，所述第一开关管的第二端为所述NPN型三极管的集电极，所述第一开关管的第二端为所述NPN型三极管的发射极。