CN206895008U - 包埋贴装元器件的电路板装置 - Google Patents

Abstract

本实用新型提供一包埋贴装元器件的电路板装置，其中所述电路板装置包括一包埋部和一电路板部。所述电路板部进一步包括一电路板和至少一贴装元器件，每个所述贴装元器件分别被贴装于所述电路板，其中所述包埋部与所述电路板的至少一部分一体地结合，且所述包埋部包埋所述贴装元器件，通过这样的方式，能够减少所述电路板装置的尺寸，尤其是能够降低所述电路板装置的高度尺寸。

Description

包埋贴装元器件的电路板装置

技术领域

本实用新型涉及电路板领域，特别涉及一包埋贴装元器件的电路板装置。

背景技术

电路板在电子设备中不仅起着连接各个电子元器件的作用，而且电路板还允许各个电子元器件被贴装或者被组装在电路板表面，以藉由电路板支撑各个电子元器件。另外，在一些情况下，电路板还被要求保证被贴装或者被组装在电路板表面的各个电子元器件的平整度，这对电路板的强度和平整度也提出了非常苛刻的要求。为了保证电路板的强度和平整度，现在应用于电子设备且被用于贴装或者组装电子元器件的电路板都是选用强度更高且平整度更好的PCB电路板，然而，这种PCB电路板的厚度尺寸往往比较大。随着近年来电子设备越来越朝向轻薄化的方向和高性能的方向发展，电子设备不仅要求在保证电路板的强度和平整度的基础上减少电路板的尺寸，而且还要求电路板的表面能够被集成或者被连接更多的电子元器件。

通常情况下，各个电子元器件是通过SMT工艺(Surface Mount Technology，表面贴装工艺)被贴装在电路板的表面，这要求各个电子元器件在空间上不能够相互重叠，且相邻电子元器件之间需要预留安全距离，以避免在将各个电子元器件贴装在电路板表面的过程中，各个电子元器件因相互碰触而导致电子元器件接触不牢的不良现象出现，和避免在电子设备被使用时，各个电子元器件因距离过近而出现相互干扰的不良现象，以至于导致在有限面积的电路板上只能够被贴装少数量和小尺寸的电子元器件。

现有技术的采用SMT工艺将各个电子元器件贴装在电路板的表面具有以下缺陷。首先，为了提高电子设备的性能，需要在电路板上贴装更多数量和更大尺寸的电子元器件，这必然导致电路板的尺寸被增加，这与电子设备的轻薄化的发展趋势背道而驰。其次，为了满足电子设备的轻薄化的发展趋势，必然要求电路板被贴装更少数量和更小尺寸的电子元器件，这与电子设备的高性能的发展趋势背道而驰。第三，各个电子元器件大多是通过胶水或者类似的粘着物被贴装在电路板表面，胶水或者类似的粘着物一方面会增加被贴装有电子元器件的电路板的尺寸，另一方面后贴装的电子元器件所需的胶水或者类似的粘着物会污染先贴装的电子元器件，以至于对被贴装有电子元器件的电路板的性能造成不良影响。另外，各个电子元器件大多是通过胶水或者类似的粘着物被贴装在电路板表面，从而在将各个电子元器件封装在电路板表面的过程中，会有一道施胶工序，这不仅增加了在电路板上贴装各个电子元器件的材料成本，而且因增加了在电路板上贴装各个电子元器件的工序而增加了在电路板上贴装各个电子元器件的制造成本。

实用新型内容

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述电路板装置包括一电路板部和一包埋部，所述电路板部包括一电路板和被贴装于所述电路板的至少一贴装元器件，所述包埋部与所述电路板的至少一部分一体结合，且所述包埋部包埋至少一个所述贴装元器件，通过这样的方式，在所述包埋部和所述贴装元器件之间不需要预留安全距离，以减少所述电路板装置的尺寸，尤其能够降低所述电路板装置的高度尺寸。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部包埋所述贴装元器件的方式，能够避免相邻所述贴装元器件出现相互干扰的不良现象。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部包埋所述贴装元器件的方式，能够避免所述包埋部从所述电路板上脱落的不良现象。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部包埋所述贴装元器件的方式，能够避免因所述贴装元器件的表面与空气接触而导致所述贴装元器件的表面出现被氧化的不良现象。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部包埋所述贴装元器件的方式，能够使有限面积的所述电路板上被贴装更多数量和更大尺寸的所述贴装元器件，以提高所述电路板装置的性能。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部包埋所述贴装元器件的方式，能够在所述电路板装置被制造的过程中避免污染物污染所述贴装元器件的不良现象，也能够避免所述贴装元器件产生的碎屑等污染物污染其他部件的不良现象。例如，通过所述包埋部包埋所述贴装元器件的方式，能够避免所述贴装元器件产生的碎屑等污染物污染被贴装于所述电路板的一半导体元件。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中在所述包埋部与所述电路板的至少一部分一体结合后，所述包埋部形成一开窗，所述半导体元件的至少一部分能够对应于所述开窗，以使所述半导体元件的对应于所述开窗的部分能够与外界环境交流。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部与所述电路板的至少一部分一体结合，以在所述包埋部和所述电路板之间不需要设置传统的胶水或者类似粘着物，从而能够有效地降低所述电路板装置的高度尺寸。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部与所述电路板的至少一部分一体结合，以在所述包埋部和所述电路板之间不需要设置传统的胶水或者类似粘着物，从而能够有效地避免胶水或者类似粘着物污染所述贴装元器件。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部与所述电路板的至少一部分一体结合，以在所述包埋部和所述电路板之间不需要设置传统的胶水或者类似粘着物，从而能够减少在所述包埋部和所述电路板之间设置胶水或者类似粘着物的工序，以降低所述电路板装置的材料成本和制造成本以及提高所述电路板装置的生产效率。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部和所述电路板的至少一部分一体结合，从而在所述包埋部成型后，所述包埋部的顶表面的平整度能够被有效地保证。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部和所述电路板的至少一部分一体结合，从而所述包埋部能够补强所述电路板的强度，进而在所述电路板装置被使用时，能够防止所述电路板装置的平整度。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部和所述电路板的至少一部分一体结合而藉由所述包埋部补强所述电路板的强度的方式，能够使所述电路板可以选用厚度更薄的PCB电路板，设置所述电路板能够选用FPC电路板。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部不需要被预先制作，而是使所述包埋部与所述电路板的至少一部分一体结合的方式形成所述电路板装置，以提高所述电路板装置的生产效率。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述电路板具有至少一定位空间，所述包埋部在成型后一体地形成一包埋主体和至少一定位元件，其中所述定位元件形成于所述定位空间，所述包埋主体包埋所述电路板的至少一部分，以防止所述包埋部从所述电路板上脱落。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部包埋所述贴装元器件的方式，其中所述包埋部包括一补强元件，所述补强元件与所述定位元件和所述包埋主体一体地成型，以藉由所述补强元件防止所述包埋主体从所述电路板上脱落。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部包埋所述贴装元器件的方式，其中所述补强元件重叠地形成于所述电路板，以藉由所述补强元件补强所述电路板的强度和保证所述电路板的平整度。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述电路板具有一容纳空间，被导通地连接于所述电路板的所述半导体元件被容纳于所述容纳空间，以降低所述电路板装置的高度尺寸。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部进一步包埋所述半导体元件的外侧部，以使所述包埋部与所述半导体元件和所述电路板一体地结合。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述包埋部包埋所述半导体元件的外侧部，从而所述半导体元件的平整度可以不受限于所述电路板的平整度，而是所述半导体元件的平整度藉由所述包埋部保证，通过这样的方式，即便是所述电路板选用FPC电路板时，也能够保证所述半导体元件的平整度。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述电路板装置包括一框形的阻挡部，所述阻挡部沿着所述电路板的外侧边一体地形成于所述电路板或者设置于所述电路板，所述包埋部在成型后包埋所述阻挡部的一部分，以藉由所述阻挡部阻挡用于形成所述包埋部的成型材料进入所述电路板的内侧区域，从而避免所述电路板的内侧区域被污染而保证所述电路板的内侧区域的平整度。

本实用新型的一个目的在于提供一包埋贴装元器件的电路板装置，其中所述阻挡部也可以形成于所述半导体元件的外侧部，或者所述阻挡部同时形成于所述半导体元件的外侧部和所述电路板的外侧部，以藉由所述阻挡部阻挡用于形成所述包埋部的成型材料进入所述半导体元件的内部区域，从而避免所述半导体元件的内部区域被污染。

依本实用新型的一个方面，本实用新型提供一电路板装置，其包括：

一包埋部；和

一电路板部，其中所述电路板部进一步包括一电路板和至少一贴装元器件，每个所述贴装元器件分别被贴装于所述电路板，其中所述包埋部与所述电路板的至少一部分一体地结合，且所述包埋部包埋所述贴装元器件。

根据本实用新型的一个实施例，每个所述贴装元器件分别被贴装于所述电路板的外侧区域，所述包埋部和所述电路板的外侧区域一体地结合，以使所述包埋部包埋每个所述贴装元器件，且所述包埋部隔离相邻的所述贴装元器件。

根据本实用新型的一个实施例，所述包埋部具有一开窗，所述电路板的内侧区域对应于所述开窗，以使所述电路板的内侧区域通过所述开窗和外界环境交流。

根据本实用新型的一个实施例，所述电路板部包括一半导体元件，其中所述半导体元件被贴装于所述电路板的内侧区域，且所述半导体元件对应于所述开窗，以使所述半导体元件通过所述开窗和外界环境交流。

根据本实用新型的一个实施例，所述包埋部进一步包埋所述半导体元件的外侧部，以使所述包埋部与所述电路板和所述半导体元件一体地结合。

根据本实用新型的一个实施例，所述电路板装置进一步包括一框形的阻挡部，所述阻挡部位于所述电路板的外侧部，其中所述包埋部包埋所述电路板的外侧区域和所述阻挡部的一部分，以使所述包埋部与所述电路板和所述半导体元件一体地结合。

根据本实用新型的一个实施例，所述电路板装置进一步包括一框形的阻挡部，所述阻挡部同时位于所述电路板的外侧部和所述半导体元件的外侧部，其中所述包埋部包埋所述电路板的外侧区域和所述阻挡部的一部分，以使所述包埋部与所述电路板、所述半导体元件和所述阻挡部的一部分一体地结合。

根据本实用新型的一个实施例，所述电路板装置进一步包括一框形的阻挡部，所述阻挡部位于所述半导体元件的外侧部，其中所述包埋部包埋所述电路板的外侧区域、所述半导体元件的外侧部和所述阻挡部的一部分，以使所述包埋部与所述电路板、所述半导体元件和所述阻挡元件的一部分一体地结合。

根据本实用新型的一个实施例，所述电路板具有一容纳空间，所述半导体元件被容纳于所述容纳空间。

根据本实用新型的一个实施例，所述电路板具有至少一定位空间，所述包埋部包括一体形成的一包埋主体和至少一定位元件，其中所述包埋主体成型于所述电路板的外侧区域，每个所述定位元件分别成型于所述电路板的每个所述定位空间。

根据本实用新型的一个实施例，所述包埋部进一步包括一补强元件，所述补强元件和每个所述定位元件一体形成，且所述补强元件重叠地成型于所述电路板的表面，其中所述补强元件和所述包埋主体位于所述电路板的两侧。

根据本实用新型的一个实施例，所述电路板具有至少一固定空间，每个所述固定空间分别连通于所述定位空间，所述包埋部进一步包括至少一固定元件，每个所述固定元件分别与每个所述定位元件一体形成，且每个所述固定元件分别成型于每个所述固定空间。

根据本实用新型的一个实施例，所述电路板包括一基板和一环形的电路，所述电路突出于所述基板，其中每个所述贴装元器件分别被贴装于所述基板，并且每个所述贴装元器件分别被连接于所述电路，其中所述包埋部与所述基板的至少一部分一体地结合。

附图说明

图1是依本实用新型的一较佳实施例的一电路板装置的制造步骤之一的示意图，其描述了一电路板的俯视角度。

图2A和图2B分别是依本实用新型的上述较佳实施例的所述电路板装置的制造步骤之二的示意图，其分别描述了在一贴装元器件被贴装于所述电路板后的俯视角度和侧视角度。

图3A是依本实用新型的上述较佳实施例的所述电路板装置的制造步骤之三的剖视示意图，其描述了将贴装有所述贴装元器件的所述电路板放置于一成型模具的一成型空间的状态。

图3B是依本实用新型的上述较佳实施例的所述电路板装置的制造步骤之三的剖视示意图，其描述了将贴装有所述贴装元器件的所述电路板放置于另一成型模具的一成型空间的状态。

图4是依本实用新型的上述较佳实施例的所述电路板装置的制造步骤之四的剖视示意图，其描述了将一成型材料加入所述成型模具的所述成型空间的状态。

图5是依本实用新型的上述较佳实施例的所述电路板装置的制造步骤之五的剖视示意图，其描述了一包埋部在所述成型模具的所述成型空间内与所述电路板的一部分一体结合的状态。

图6A和图6B分别是依本实用新型的上述较佳实施例的所述电路板装置的示意图，其分别描述了所述电路板装置的剖视状态和立体状态。

图7是依本实用新型的上述较佳实施例的所述电路板装置的第一个变形实施方式的示意图。

图8是依本实用新型的上述较佳实施例的所述电路板装置的第二个变形实施方式的示意图。

图9是依本实用新型的上述较佳实施例的所述电路板装置的第三个变形实施方式的示意图。

图10是依本实用新型的上述较佳实施例的所述电路板装置的第四个变形实施方式的示意图。

图11是依本实用新型的上述较佳实施例的所述电路板装置的第五个变形实施方式的示意图。

图12是依本实用新型的上述较佳实施例的所述电路板装置的第六个变形实施方式的示意图。

图13是依本实用新型的上述较佳实施例的所述电路板装置的第七个变形实施方式的示意图。

图14是依本实用新型的上述较佳实施例的所述电路板装置的第八个变形实施方式的示意图。

图15是依本实用新型的上述较佳实施例的所述电路板装置的第九个变形实施方式的示意图。

图16是依本实用新型的上述较佳实施例的所述电路板装置的第十个变形实施方式的示意图。

图17是依本实用新型的上述较佳实施例的所述电路板装置的第十一个变形实施方式的示意图。

图18是依本实用新型的上述较佳实施例的所述电路板装置的第十二个变形实施方式的示意图。

图19是依本实用新型的上述较佳实施例的所述电路板装置的第十三个变形实施方式的示意图。

图20是依本实用新型的上述较佳实施例的所述电路板装置的第十四个变形实施方式的示意图。

具体实施方式

以下描述用于揭露本实用新型以使本领域技术人员能够实现本实用新型。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本实用新型的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本实用新型的精神和范围的其他技术方案。

本领域技术人员应理解的是，在本实用新型的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本实用新型的限制。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

参考本实用新型的说明书附图之图1至图6B，依本实用新型的一较佳实施例的一电路板装置被阐述，其中所述电路板装置包括一电路板部10和一包埋部20，所述包埋部20与所述电路板部10一体地结合，以使所述包埋部20包埋所述电路板部10的至少一部分。

值得一提的是，尽管在附图1至图6B示出的本实用新型的所述电路板装置中，所述包埋部20仅包埋所述电路板部10的外侧边，而在所述电路板装置的其他示例中，所述包埋部20也可以全部包埋所述电路板部10，因此，附图1至图6B示出的所述电路板装置仅为一个举例性的说明，以用于阐述本实用新型的所述电路板装置的特征和优势，从而，附图1至图6B示出的所述电路板装置并不应被视作对本实用新型的所述电路板装置的内容和范围的限制。

进一步地，参考附图6A和图6B，所述电路板部10包括一电路板11和至少一贴装元器件12，其中每个所述贴装元器件12分别被贴装于所述电路板11，所述包埋部20和所述电路板11一体地结合，且所述包埋部20包埋至少一个所述贴装元器件12，以形成所述电路板装置，通过这样的方式，一方面，所述包埋部20通过包埋所述贴装元器件12的方式形成所述电路板装置，能够避免所述包埋部20从所述电路板11上脱落的不良现象，另一方面，所述包埋部20通过包埋所述贴装元器件12的方式形成所述电路板装置，能够避免所述贴装元器件12长时间与空气接触而导致所述贴装元器件12的表面出现氧化的不良现象。也就是说，所述包埋部20能够将所述贴装元器件12封闭起来，以阻止所述贴装元器件12和空气接触。

所述贴装元器件12可以是驱动器、继电器、处理器、电阻、电容等贴装元器件，其通过SMT工艺(Surface Mount Technology，表面贴装工艺)被贴装于所述电路板11。优选地，所述包埋部20包埋相邻的所述贴装元器件12，以藉由所述包埋部20隔离所述贴装元器件12，通过这样的方式，即便是相邻所述贴装元器件12的距离较近时，所述包埋部20也能够避免相邻所述贴装元器件12出现相互干扰的现象。更优选地，所述包埋部20包埋全部的所述贴装元器件12。

优选地，所述包埋部20可以是一个不透光部，所述贴装元器件12被所述包埋部20包埋，从而藉由所述包埋部20阻止外界光线透过所述包埋部20而干扰所述贴装元器件12。

在所述贴装元器件12被贴装于所述电路板11后，所述包埋部20一体地形成于所述电路板11且包埋所述贴装元器件12，从而在所述包埋部20和所述贴装元器件12之间不需要预留安全距离，通过这样的方式，能够减小所述电路板装置的尺寸，尤其是降低所述电路板装置的高度尺寸，以使所述电路板装置特别适用于轻薄化的电子设备。

在所述包埋部20和所述贴装元器件12之间不需要预留安全距离，并且所述包埋部20在成型后分别单独地包埋每个所述贴装元器件12，以用于使相邻且距离较近的所述贴装元器件12不会出现相互干扰的不良现象，因此，在有限面积的所述电路板11上，可以被贴装更多数量和更大尺寸的所述贴装元器件12，这样，能够在减小所述电路板装置的尺寸的基础上，进一步提高所述电路板装置的性能，这是现有技术意料不到的，并且对于应用所述电路板装置的电子装置的轻薄化和高性能的发展趋势特别的有用。

附图1至图6B示出了所述电路板装置的制造步骤且示出了所述电路板装置的剖视状态和立体状态。

附图1示出了所述电路板11的俯视角度，其中所述电路板11可以是一个印刷电路板。具体地说，所述电路板11包括一基板111和至少一电路112，其中所述电路112通过印刷的方式形成在所述基板111的表面，被贴装于所述电路板11的所述贴装元器件12被导通地连接于所述电路板11的所述电路112。本领域的技术人员可以理解的是，采用印刷的方式使所述电路112形成于所述基板111的方式使所述电路112突出于所述基板111的表面。尽管如此，本领域的技术人员可以理解的是，在本实用新型的所述电路板装置的其他示例中，所述电路板11也可以不是印刷电路板，而是其他类型的电路板，例如蚀刻电路板。

在本实用新型的这个示例中，所述电路112呈环形地形成于所述基板111的外侧边缘，以使所述电路板11在所述电路112的两侧分别形成一外侧区域113和一内侧区域114，即，所述电路板11的所述外侧区域113和所述内侧区域114分别位于所述电路112的两侧。

尽管在附图1中示出了的所述电路板11的所述电路112呈完整的环形形成于所述基板111的外侧边缘，本领域的技术人员可以理解的是，所述电路112也可以具有其他的形态，例如所述电路112形成的环形可以设有开口，或者所述电路112没有形成环形，因此，附图1中示出的所述电路板11的呈环形的所述电路112并不作为对本实用新型的所述电路板装置的内容和范围的限制。

参考附图2A和图2B，将每个所述贴装元器件12相互间隔地贴装于所述电路板11，且每个所述贴装元器件12分别被导通地连接于所述电路板11的所述电路112。优选地，每个所述贴装元器件12分别通过SMT工艺被贴装于所述电路板11。更优选地，每个所述贴装元器件12均位于所述电路板11的所述外侧区域113，从而使所述电路板11的所述内侧区域114保持平整。

参考附图3A，将贴装有所述贴装元器件12的所述电路板11放置在一成型模具100的一成型空间103内，以藉由所述成型模具100使被加入所述成型空间103的呈流体状态的一成型材料形成与所述电路板11一体结合的所述包埋部20。

具体地说，所述成型模具100包括一上模具101和一下模具102，其中所述上模具101和所述下模具102中的至少一个能够被操作，以使所述成型模具100的所述上模具101和所述下模具102被执行合模或者拔模的操作，并且当所述上模具101和所述下模具102被合模时，在所述上模具101和所述下模具102之间形成至少一个所述成型空间103，以用于模制所述电路板装置。

值得一提的是，尽管在附图3A中示出了在所述成型模具100的所述上模具101和所述下模具102之间形成一个所述成型空间103的实施方式，本领域的技术人员可以理解的是，在其他的示例中，在所述成型模具100的所述上模具101和所述下模具102之间还可以形成两个或者两个以上的所述成型空间103，以供同时模制两个或者两个以上的所述电路板装置。

在所述上模具101和所述下模具102被合模后，所述上模具101的施压面1011施压于所述电路板11的所述电路112上，以使所述电路板11的所述内侧区域114处于封闭状态，从而在后续模制所述电路板装置的过程中，能够避免所述成型材料进入所述电路板11的所述内侧区域114而污染所述内侧区域114。

附图3B示出了所述成型模具100的另一个实施方式，其中所述成型模具100还可以包括一覆盖膜104，其中所述覆盖膜104被重叠地设置在所述上模具101的所述施压面1011，以在所述上模具101和所述下模具102被执行合模操作时，藉由所述覆盖膜104隔离所述上模具101的所述施压面1011和所述电路板11，从而通过防止所述上模具101的所述施压面1011直接接触所述电路板11的方式保护所述电路板11的所述电路112在模制所述电路板装置的过程中不被破坏。优选地，所述覆盖膜104可以通过被贴附于所述上模具101的所述施压面1011的方式被重叠地设置于所述施压面1011。

另外，所述覆盖膜104可以具有缓冲能力，从而在所述上模具101和所述下模具102被执行合模操作且在所述上模具101接触所述电路板11时产生的冲击力能够被位于所述上模具101的所述施压面1011和所述电路板11之间的所述覆盖膜104吸收，从而避免该冲击力直接作用于所述电路板11，以进一步保护所述电路板11的所述电路112。

在所述上模具101的所述施压面1011施压于所述电路板11时，所述覆盖膜104能够密封产生于所述上模具101的所述施压面1011和所述电路板11之间的缝隙，以避免呈流体状的所述成型材料通过形成于所述上模具101的所述施压面1011和所述电路板11之间的缝隙进入所述电路板11的所述内侧区域114而污染所述内侧区域114的不良现象，且能够避免“飞边”的不良现象。另外，所述覆盖膜104还能方便对所述成型模具100执行拔模。

尽管在接下来的描述中仍以所述成型模具100没有被配置所述覆盖膜104为例来阐述本实用新型的所述电路板装置的制造步骤，本领域的技术人员可以理解的是，在附图4和附图5中，所述成型模具100也可以被配置所述覆盖膜104。

参考附图4和图5，将流体状的所述成型材料加入所述成型模具100的所述成型空间103中，由于填充在所述成型空间103的所述成型材料受到所述电路板11的所述电路112的阻挡，从而使所述成型材料在固化后仅在所述电路板11的所述外侧区域113与所述电路板11的一部分一体结合的所述包埋部20，且在所述电路板11的所述内侧区域114对应的部位形成所述包埋部20的一开窗21。也就是说，在所述包埋部20一体地形成于所述电路板11的一部分后，所述电路板11的另一部分可以通过所述包埋部20的所述开窗21与外界环境交流。

值得一提的是，呈流体状的所述成型材料可以是液体或者固体小颗粒或者液体与固体小颗粒的混合物，本实用新型的所述电路板装置在这方面不受限制，其能够在被加入所述成型模具100的所述成型空间103后充斥整个所述成型空间103且在固化形成后在常温状态下具有良好的稳定性即可。例如所述成型材料可以是热固性材料。

参考附图6A和图6B，在对所述成型模具100的所述上模具101和所述下模具102执行拔模操作后，制得本实用新型的所述电路板装置。在本实用新型的这个示例中，所述包埋部20可以具有一个平整的顶表面。本领域的技术人员可以理解的是，所述包埋部20的所述顶表面可以被用于组装部件。

附图7示出了本实用新型的所述电路板装置的第一个变形实施方式，其中所述包埋部20的顶表面呈阶梯状，以使所述包埋部20形成一槽203，并且所述槽203连通于所述开窗21。所述包埋部20的顶表面具有一外侧表面201和一内侧表面202，其中所述外侧表面201所在的平面高于所述内侧表面202所在的平面，以使所述外侧表面201和所述内侧表面202具有高度差，从而使所述包埋部20形成所述槽203。所述包埋部20允许被组装于所述包埋部20的顶表面的部件被容纳于所述槽203内。

附图8示出了本实用新型的所述电路板装置的第二个变形实施方式，其中所述电路板部10包括一半导体元件13，其中所述半导体元件13被导通地连接于所述电路板11，并且所述半导体元件13对应于所述包埋部20的所述开窗21，以藉由所述半导体元件13通过所述包埋部20的所述开窗21与外界环境交流。优选地，所述半导体元件13被贴装于所述电路板11的所述内侧区域114，以保证所述半导体元件13的平整度，并且使所述半导体元件13能够被直接导通地连接于所述电路板11或者所述半导体元件13通过其他的部件被导通地连接于所述电路板11。

值得一提的是，在本实用新型的所述电路板装置中，所述半导体元件13和所述电路板11的导通方式不受限制。

另外，在本实用新型的所述电路板装置的一个示例中，可以在所述包埋部20与所述电路板11的一部分一体地结合后，将所述半导体元件13贴装于所述电路板11的所述内侧区域114，以制得所述电路板装置。在本实用新型的所述电路板装置的另一个示例中，可以先将所述半导体元件13贴装于所述电路板11的所述内侧区域114，然后再通过模制的方式藉由所述成型模具100形成于所述电路板11的一部分一体结合的所述包埋部20，从而制得所述电路板装置。

附图9示出了本实用新型的所述电路板装置的第三个变形实施方式，其中所述电路板11具有一容纳空间115，其中所述容纳空间115形成于所述电路板11的所述内侧区域114，被贴装于所述电路板11的所述半导体元件13被容纳于所述容纳空间115，这样，能够降低所述半导体元件13的表面和所述电路板11的表面的高度差，以进一步降低所述电路板装置的高度尺寸。可以理解的是，所述半导体元件13和所述贴装元器件12位于所述电路板11的同侧。优选地，在附图9示出的所述电路板装置的这个示例中，所述容纳空间115呈凹槽状，即所述容纳空间115不通透，并且所述容纳空间115的开口方向朝向所述电路板11用于贴装所述贴装元器件12的一侧，通过这样的方式，能够使被容纳于所述容纳空间115的所述半导体元件13和所述贴装元器件12位于所述电路板11的同侧。

附图10示出了本实用新型的所述电路板装置的第四个变形实施方式，其中所述容纳空间115呈通孔状，即，所述容纳空间115连通于所述电路板11的两侧部，这样，能够进一步降低所述半导体元件13的表面和所述电路板11的表面的高度差，甚至使所述半导体元件13的表面所在的平面和所述电路板11的表面所在的平面处于同一个水平面，或者使所述半导体元件13的表面低于所述电路板11的表面，以进一步降低所述电路板装置的高度尺寸。

附图11示出了本实用新型的所述电路板装置的第五个变形实施方式，其中所述电路板11具有一通道116，所述通道116的开口与所述电路板11用于贴装所述贴装元器件12的一侧相反，所述容纳空间115的开口朝向所述电路板11用于贴装所述贴装元器件12的一侧，其中所述通道116连通于所述容纳空间115和所述电路板11的所述内侧区域114，所述半导体元件13可以通过倒装工艺被贴装于所述电路板11且使所述半导体元件13被容纳于所述容纳空间115，其中所述半导体元件13的一部分依次通过所述通道116和所述开窗21与外界环境交流。可以理解的是，在本实用新型的这个实施例中，所述贴装元器件12和所述半导体元件13位于所述电路板11的相反侧。

附图12示出了本实用新型的所述电路板装置的第六个变形实施方式，其中所述电路板11具有至少一定位空间117，其中每个所述定位空间117分别相互间隔地形成于所述电路板11的所述外侧区域113，以在模制所述电路板装置时，使所述成型材料填充在每个所述定位空间117内。

所述包埋部20包括一包埋主体23和至少一定位元件24，其中所述定位元件24与所述包埋主体23一体地形成，且所述包埋主体23包埋所述贴装元器件12。具体地说，在藉由所述成型模具100模制所述电路板装置时，在将贴装有所述贴装元器件12的所述电路板11放置在所述成型模具100的所述成型空间103后，所述电路板11的每个所述定位空间117分别连通于所述成型空间103，从而在将流体状的所述成型材料加入所述成型空间103后，所述成型材料不仅填充满所述成型空间103，而且所述成型材料还填充满每个所述定位空间117，从而在所述成型材料固化后，填充在所述成型空间103的所述成型材料形成所述包埋主体23且使所述包埋主体23包埋所述贴装元器件12，填充在所述定位空间117的所述成型材料形成所述定位元件24，通过这样的方式，能够防止所述包埋部20从所述电路板11上脱落。参考附图12，在本实用新型的所述电路板装置的这个示例中，所述定位空间117呈凹槽状，即所述定位空间117不通透。

另外，所述定位空间117的横截面的形状在本实用新型的所述电路板装置中不受限制，例如所述定位空间117的横截面的形状可以是圆形、椭圆形、多边形或者异形等。

附图13示出了本实用新型的所述电路板装置的第七个变形实施方式，其中所述定位空间117呈通孔状，即，所述定位空间117连通于所述电路板11的两侧部。

附图14示出了本实用新型的所述电路板装置的第八个变形实施方式，其中所述包埋部20进一步包括一补强元件25，其中所述补强元件25和每个所述定位元件24与所述包埋主体23一体地成型，且所述补强元件25和所述包埋主体23分别位于所述电路板11的不同侧。在所述补强元件25形成后，所述补强元件25重叠于所述电路板11，通过这样的方式，能够使所述补强元件25补强所述电路板11的强度，且藉由所述补强元件25保证所述电路板11的平整度。

具体地说，在藉由所述成型模具100模制所述电路板装置时，所述成型模具100的所述下模具102支撑所述电路板11的边缘区域，从而在所述电路板11的下表面和所述下模具102的内表面可以形成一辅助成型空间，所述辅助成型空间通过所述电路板11的呈通孔状的每个所述定位空间117连通于所述成型空间103。

在将流体状的所述成型材料加入所述成型空间103后，所述成型材料经由每个所述定位空间117进入所述辅助成型空间，而且所述成型材料分别填充满所述辅助成型空间、每个所述定位空间117和所述成型空间103。在所述成型材料固化后，填充在所述辅助成型空间的所述成型材料形成重叠于所述电路板11的下表面的所述补强元件25，填充在每个所述定位空间117的所述成型材料形成每个所述定位元件24，填充在所述成型空间103的所述成型材料形成所述包埋主体23，其中所述包埋主体23、每个所述定位元件24和所述补强元件25一体地成型，且所述包埋主体23和所述补强元件25分别形成于所述电路板11的两侧。

参考附图14，所述包埋主体23与所述电路板11的所述外侧区域113一体结合，所述补强元件25重叠地形成于所述电路板11的下表面，通过这样的方式，所述补强元件25和所述定位元件24不仅能够防止所述包埋部20从所述电路板11上脱落，而且所述补强元件25还能够补强所述电路板11的强度，以使所述电路板11保持平整。

附图15示出了本实用新型的所述电路板装置的第九个变形实施方式，其中所述电路板11具有至少一固定空间118，其中每个所述定位空间117分别形成于所述电路板11的上表面，每个所述固定空间118分别形成于所述电路板11的下表面，其中每个所述固定空间118分别和每个所述定位空间117一一对应，并且每个所述固定空间118分别和每个所述定位空间117相连通。

在藉由所述成型模具100模制所述电路板装置时，被加入所述成型空间103的所述成型材料经由每个所述定位空间117进入每个所述固定空间118，而且所述成型材料分别填充满每个所述固定空间118、每个所述定位空间117以及所述成型空间103。在所述成型材料固化后，填充在每个所述固定空间118的所述成型材料形成所述包埋部20的至少一固定元件26，填充在每个所述定位空间117的所述成型材料形成所述包埋部20的每个所述定位元件24，填充在所述成型空间103的所述成型材料形成所述包埋主体23，其中所述包埋主体23包埋所述贴装元器件12。优选地，所述固定空间118的尺寸大于所述定位空间117的尺寸，从而在所述包埋部20形成且每个所述固定元件26和所述包埋主体23分别位于所述电路板11的两侧，通过这样的方式，所述固定元件26能够防止所述包埋部20从所述电路板11上脱落，以提高所述电路板装置的稳定性和可靠性。另外，所述包埋部20的所述包埋主体23呈环形地形成于所述电路板11的上侧部，形成于所述电路板11的下侧部的每个所述固定元件26分别通过每个所述定位元件24和所述包埋主体23一体结合，通过这样的方式，能够藉由所述包埋部20补强所述电路板11的强度。

附图16示出了本实用新型的所述电路板装置的第十个变形实施方式，其中所述包埋部20在成型后进一步包埋所述半导体元件13的外侧边缘，以使所述包埋部20和所述电路板部10的所述电路板11、所述贴装元器件12和所述半导体元件13一体结合，通过这样的方式，所述半导体元件13的平整度可以不再局限于所述电路板11的平整度，而是藉由所述包埋部20保证所述半导体元件13的平整度，这样，不仅能够提高所述半导体元件13的平整度，而且所述电路板11可以选用厚度更薄的电路板，例如FPC电路板，通过这样的方式，能够进一步降低所述电路板装置的高度尺寸，以使所述电路板装置特别适于被应用于追求轻薄化的电子设备。

附图17示出了本实用新型的所述电路板装置的第十一个变形实施方式，其中所述电路板装置进一步包括一框形的阻挡部30，其中所述阻挡部30位于所述电路板11的外侧部或者环形的所述电路112上，所述包埋部20在成型后包埋所述阻挡部30的一部分，以藉由所述阻挡部30阻挡用于形成所述包埋部20的所述成型材料进入所述电路板11的所述内侧区域114，从而避免所述电路板11的所述内侧区域114被污染，以进一步保证所述电路板11的所述内侧区域114的平整度。

值得一提的是，在本实用新型的所述电路板装置的一个示例中，所述阻挡部30可以在预制后，设置于所述电路板11的外侧部。在本实用新型的所述电路板装置的另一个示例中，可以将胶水或者类似的粘着物施凃于所述电路板11的外侧部，以形成与所述电路板11一体结合的所述阻挡部30。

优选地，所述阻挡部30具有弹性，以提供缓冲能力，从而在藉由所述成型模具100模制所述电路板装置时，所述上模具101的所述施压面1011施压于所述阻挡部30时产生的冲击力能够被所述阻挡部30吸收，以避免该冲击力直接作用于所述电路板11，从而保证所述电路板11不被所述成型模具100损坏。

在附图17示出的所述电路板装置的这个示例中，所述包埋部20在成型后可以仅包埋所述阻挡部30的外侧部，而在附图18示出的所述电路板装置的第十二个变形实施方式中，所述包埋部20可以进一步包埋所述阻挡部30的顶表面的至少一部分。

附图19示出了所述电路板装置的第十三个变形实施方式，其中所述阻挡部30也可以被同时设置于或者同时形成于所述电路板11和所述半导体元件13，从而在所述包埋部20成型后，所述包埋部20能够与所述电路板部10的所述电路板11以及所述阻挡部30一体地结合。

值得一提的是，所述阻挡部30能够封闭产生于所述半导体元件13和所述电路板11之间的缝隙，从而在藉由所述成型模具100模制所述电路板装置时，所述成型材料不会进入所述半导体元件13和所述电路板11之间，并且在成型过程中，所述成型材料由于固化和温度变化产生的应力也不会施加到所述半导体元件13的表面，从而进一步保证所述半导体元件13的平整度。

附图20示出了所述电路板装置的第十四个变形实施方式，其中所述阻挡部30也可以仅被设置于或者形成于所述半导体元件13的外侧部，从而在所述包埋部20成型后，所述包埋部20能够与所述电路板部10的所述电路板11和所述半导体元件13以及所述阻挡部30一体地结合。

本领域技术人员应理解，上述描述及附图中所示的本实用新型的实施例只作为举例而并不限制本实用新型。

本实用新型的目的已经完整并有效地实现。本实用新型的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本实用新型的实施方式可以有任何变形或修改。

Claims (13)

1.一包埋贴装元器件的电路板装置，其特征在于，包括：

一包埋部；和

一电路板部，其中所述电路板部进一步包括一电路板和至少一贴装元器件，每个所述贴装元器件分别被贴装于所述电路板，其中所述包埋部与所述电路板的至少一部分一体地结合，且所述包埋部包埋所述贴装元器件。

2.根据权利要求1所述的电路板装置，其中每个所述贴装元器件分别被贴装于所述电路板的外侧区域，所述包埋部和所述电路板的外侧区域一体地结合，以使所述包埋部包埋每个所述贴装元器件，且所述包埋部隔离相邻的所述贴装元器件。

3.根据权利要求1所述的电路板装置，其中所述包埋部具有一开窗，所述电路板的内侧区域对应于所述开窗，以使所述电路板的内侧区域通过所述开窗和外界环境交流。

4.根据权利要求3所述的电路板装置，其中所述电路板部包括一半导体元件，其中所述半导体元件被贴装于所述电路板的内侧区域，且所述半导体元件对应于所述开窗，以使所述半导体元件通过所述开窗和外界环境交流。

5.根据权利要求4所述的电路板装置，其中所述包埋部进一步包埋所述半导体元件的外侧部，以使所述包埋部与所述电路板和所述半导体元件一体地结合。

6.根据权利要求1所述的电路板装置，进一步包括一框形的阻挡部，所述阻挡部位于所述电路板的外侧部，其中所述包埋部包埋所述电路板的外侧区域和所述阻挡部的一部分，以使所述包埋部与所述电路板和一半导体元件一体地结合。

7.根据权利要求1所述的电路板装置，进一步包括一框形的阻挡部，所述阻挡部同时位于所述电路板的外侧部和一半导体元件的外侧部，其中所述包埋部包埋所述电路板的外侧区域和所述阻挡部的一部分，以使所述包埋部与所述电路板和所述阻挡部的一部分一体地结合。

8.根据权利要求4所述的电路板装置，进一步包括一框形的阻挡部，所述阻挡部位于所述半导体元件的外侧部，其中所述包埋部包埋所述电路板的外侧区域、所述半导体元件的外侧部和所述阻挡部的一部分，以使所述包埋部与所述电路板、所述半导体元件和所述阻挡元件的一部分一体地结合。

9.根据权利要求4所述的电路板装置，其中所述电路板具有一容纳空间，所述半导体元件被容纳于所述容纳空间。

10.根据权利要求1至9中任一所述的电路板装置，其中所述电路板具有至少一定位空间，所述包埋部包括一体形成的一包埋主体和至少一定位元件，其中所述包埋主体成型于所述电路板的外侧区域，每个所述定位元件分别成型于所述电路板的每个所述定位空间。

11.根据权利要求10所述的电路板装置，其中所述包埋部进一步包括一补强元件，所述补强元件和每个所述定位元件一体形成，且所述补强元件重叠地成型于所述电路板的表面，其中所述补强元件和所述包埋主体位于所述电路板的两侧。

12.根据权利要求10所述的电路板装置，其中所述电路板具有至少一固定空间，每个所述固定空间分别连通于所述定位空间，所述包埋部进一步包括至少一固定元件，每个所述固定元件分别与每个所述定位元件一体形成，且每个所述固定元件分别成型于每个所述固定空间。

13.根据权利要求1至9中任一所述的电路板装置，其中所述电路板包括一基板和一环形的电路，所述电路突出于所述基板，其中每个所述贴装元器件分别被贴装于所述基板，并且每个所述贴装元器件分别被连接于所述电路，其中所述包埋部与所述基板的至少一部分一体地结合。