CN206849835U - 一种dfn2020‑3高密度框架 - Google Patents

一种dfn2020‑3高密度框架 Download PDF

Info

Publication number
CN206849835U
CN206849835U CN201720738416.2U CN201720738416U CN206849835U CN 206849835 U CN206849835 U CN 206849835U CN 201720738416 U CN201720738416 U CN 201720738416U CN 206849835 U CN206849835 U CN 206849835U
Authority
CN
China
Prior art keywords
chip
frame
installation portion
muscle
dfn2020
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201720738416.2U
Other languages
English (en)
Inventor
罗天秀
樊增勇
崔金忠
李东
张明聪
许兵
李宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Advanced Power Semiconductor Co Ltd
Original Assignee
Chengdu Advanced Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Advanced Power Semiconductor Co Ltd filed Critical Chengdu Advanced Power Semiconductor Co Ltd
Priority to CN201720738416.2U priority Critical patent/CN206849835U/zh
Application granted granted Critical
Publication of CN206849835U publication Critical patent/CN206849835U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Road Paving Structures (AREA)

Abstract

本实用新型涉及半导体制造技术领域,具体涉及一种DFN2020‑3高密度框架,包括矩形片状结构的框架,在框架上设有多个与DFN2020‑3封装结构相适应的芯片安装部,所述芯片安装部包括芯片安置区和引脚安装槽,在每个芯片安装部内设有两个引脚安装槽,还设有将两个引脚安装槽连接的引脚槽连接板,所述引脚槽延伸并连接至芯片安装部之间设置的加强连筋上,所述芯片安置区周围设有芯片区支撑连筋,所述芯片区支撑连筋与芯片安装部之间设置的加强连筋相连。该框架通过设置引脚槽连接板将两个引脚安装槽连接,增加了框架的整体强度,使芯片焊接牢固、引线变形量小,产品质量可靠。

Description

一种DFN2020-3高密度框架
技术领域
本实用新型涉及半导体制造技术领域,特别是一种DFN2020-3高密度框架。
背景技术
半导体指常温下导电性能介于导体与绝缘体之间的材料,是现有电子产品常用的一种器件,由于单个半导体产品的尺寸特性和其使用时的特点,常采用引线框架来辅助半导体芯片的生产。
引线框架的主要功能是为芯片提供机械支撑的载体,作为导电介质内外连接芯片电路而形成电信号通路,并与封装外壳一同向外散发芯片工作时产生的热量,构成散热通道,它是一种借助于键合金丝实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关键结构件,绝大部分的半导体集成块中都需要使用引线框架,是电子信息产业中重要的基础材料。
由于引线框架的材料为铜质材料,因此为了节省引线框架的基体材料成本,在框架上的芯片安装部的镂空结构设计得越来越多,如芯片封装形式为DFN2020-3的芯片安装部,由于该芯片安装部封装后的尺寸为:2.0*2.0mm,尺寸较大,在芯片安装部内设置的镂空结构能起到节约材料成本的效果,但会造成框架的强度不够,在芯片的生产过程中会因框架变形引起芯片连接不牢、焊线强度不够的问题,引线最终的产品质量。
实用新型内容
本实用新型的发明目的在于:针对现有DFN2020-3框架由于单个芯片安装部的尺寸较大,在芯片安装部内设计得镂空结构过多,造成框架的强度不够,芯片连接不牢、引线产品质量的技术问题,提供一种DFN2020-3高密度框架,该框架通过设置引脚槽连接板将两个引脚安装槽连接,增加了框架的整体强度,使芯片焊接牢固、引线变形量小,产品质量可靠。
为了实现上述目的,本实用新型采用的技术方案为:
一种DFN2020-3高密度框架,包括矩形片状结构的框架,在框架上设有多个与DFN2020-3封装结构相适应的的芯片安装部,所述芯片安装部包括芯片安置区和引脚安装槽,在每个芯片安装部内设有两个引脚安装槽,还设有将两个引脚安装槽连接的引脚槽连接板,所述引脚安装槽延伸并连接至芯片安装部之间设置的加强连筋上,所述芯片安置区周围设有芯片区支撑连筋,所述芯片区支撑连筋与芯片安装部之间设置的加强连筋相连。
优化设计方案为,将引脚槽连接板设置在引脚安装槽的下方,即更靠近框架底板的位置,以不影响引脚线的焊接操作。
该框架通过设置引脚槽连接板将两个引脚安装槽连接起来,并将引脚槽连接板延伸到芯片安装部之间的加强连筋上,增加了框架的整体强度,避免因为框架强度不够,在生产过程中因为框架变形而引起的芯片连接不牢,焊线强度不够的问题,使芯片焊接牢固、引线变形量小,产品质量可靠;而进一步将芯片区支撑连筋与加强连筋连接,更让框架的结构得到增强,保证产品质量。
作为本实用新型的优选方案,引脚槽连接板和芯片安置区之间留有极性分隔间隙。引脚槽连接板和芯片安置区之间设的极性分隔间隙,将芯片安置区和引脚安装槽的极性分隔开,满足使用需求。
作为本实用新型的优选方案,在每个芯片安装部的芯片安置区周围设有至少4个加强连筋,2个为一组对称设置于芯片安置区的两侧边。加强连筋的设计将芯片安置区的结构稳定,保证芯片安置和引脚线焊接过程中的稳定性,为得到符合质量要求的产品提供基础。
作为本实用新型的优选方案,所述芯片安装部为矩形结构,所有的芯片安装部的边均与框架的长边或短边平行布置。所有芯片安装部规整布置在框架上,利于布置更多的芯片安装部,提高框架基体的材料利用率。
作为本实用新型的优选方案,在相邻的芯片安装部之间的切割道宽度尺寸小于0.20mm。该框架的切割道尺寸由现有的0.30mm减小到小于0.20mm,可在相同的框架尺寸上布置更多的芯片安装部,进而提高材料利用率。
作为本实用新型的优选方案,所述切割道分别为横向连接筋和竖向连接筋,所述横向连接筋和竖向连接筋的宽度小于0.13mm。更为优化的尺寸为0.10mm,相对于现有的0.15mm的连筋尺寸进行减小,更小的连筋尺寸也减小了刀片分割芯片安装部产生的磨损和发热,避免了框架与塑封料因为发热过大产生的间隙分层,保证了产品的质量和其可靠的性能。
作为本实用新型的优选方案,在芯片安装部的四个角上均设有十字连接筋,所述十字连接筋设置在竖向连接筋和横向连接筋交叉的位置。利用十字连接筋连接竖向连接筋和横向连接筋的交叉位置,能实现更快捷的连接和切割分离操作,提高生产效率,也有利于减小竖向连接筋和横向连接筋的宽度尺寸,提高芯片安装部的布置率。
作为本实用新型的优选方案,在框架的边框和布置芯片的区域之间设置有一圈边框护架,所述边框护架为半腐蚀结构,在边框护架上间隔设有镂空槽。在布置芯片的区域外设置一圈边框护架,进一步增强整个框架的结构稳定性,减少因震动造成的芯片和引脚线安装的错位问题,而边框护架为半腐蚀结构,即其厚度被腐蚀掉一部分,便于切割分离操作;在边框护架上间隔设置的镂空槽,也为后续的切割分离操作减小难度。
作为本实用新型的优选方案,靠近边框的芯片安装部与边框护架连接,该芯片安装部的芯片区支撑连筋延伸至边框护架上。边缘部位的芯片安装部通过芯片区支撑连筋与边框护架相连,进一步增强靠近边框部位的芯片安装部的稳定性。
作为本实用新型的优选方案,在边框护架和边框之间还设有一圈边框切割道,包括横向边框切割道和竖向边框切割道,在横向边框切割道和竖向边框切割道上间隔挖有多个空槽。在横向边框切割道和竖向边框切割道上间隔设置空槽,便于边框的切割分离操作。
作为本实用新型的优选方案,在横向边框切割道和竖向边框切割道上均设有用于相邻芯片安装部切割的定位槽。
即横向边框切割道包括多个间隔设置的横向切割掏空槽,在横向切割掏空槽内设有加强筋进行加强,还包括与竖向连接筋对应设置的半腐定位块,所述半腐定位块上设有竖向切割定位槽;所述竖向边框切割道包括多个间隔设置的切割道掏空槽,还包括与横向连接筋对应设置的横向切割定位槽,在相邻的横向切割定位槽之间连有竖向半腐连筋,增强竖向边框切割道的强度。
综上所述,由于采用了上述技术方案,本实用新型的有益效果是:
1、该框架通过设置引脚槽连接板将两个引脚安装槽连接,增加了框架的整体强度,使芯片焊接牢固、引线变形量小,产品质量可靠;而进一步将芯片区支撑连筋与加强连筋连接,更让框架的结构得到增强,保证产品质量;
2、引脚槽连接板和芯片安置区之间设的极性分隔间隙,将芯片安置区和引脚安装槽的极性分隔开,满足使用需求;
3、该框架的切割道尺寸由现有的0.30mm减小到小于0.20mm,可在相同的框架尺寸上布置更多的芯片安装部,进而提高材料利用率;相对于现有的0.15mm的连筋尺寸进行减小,更小的连筋尺寸也减小了刀片分割芯片安装部产生的磨损和发热,避免了框架与塑封料因为发热过大产生的间隙分层,保证了产品的质量和其可靠的性能;
4、利用十字连接筋连接竖向连接筋和横向连接筋的交叉位置,能实现更快捷的连接和切割分离操作,提高生产效率,也有利于减小竖向连接筋和横向连接筋的宽度尺寸,提高芯片安装部的布置率;
5、在布置芯片的区域外设置一圈边框护架,进一步增强整个框架的结构稳定性,减少因震动造成的芯片和引脚线安装的错位问题;边缘部位的芯片安装部通过芯片区支撑连筋与边框护架相连,进一步增强靠近边框部位的芯片安装部的稳定性。
附图说明
图1是本实用新型DFN2020-3高密度框架的结构示意图。
图2为靠近边框的多个芯片安装部在框架上的布置图。
图3为单个芯片安装部的结构示意图。
图4为实施例中布置芯片和引脚线后的芯片安装部的示意图。
图中标记:1-框架,101-芯片单元,2-单元分隔槽,3-芯片安装部,301-引脚安装槽,302-引脚槽连接板,303-极性分隔间隙,304-芯片安置区,305-固定连筋,306-芯片区支撑连筋,4-横向连接筋,5-十字连接筋,6-横向边框切割道,601-横向切割掏空槽,602-加强筋,603-竖向切割定位槽,604-半腐定位块,7-定位切割架,8-竖向边框切割道,801-切割道掏空槽,802-竖向半腐连筋,803-横向切割定位槽,9-边框护架,901-镂空槽,10-竖向连接筋,11-引脚线,12-芯片。
具体实施方式
下面结合附图,对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
实施例1
如图1至图3所示,本实施例的DFN2020-3高密度框架,包括矩形片状结构的框架1,本实施例的框架1上设有单元分隔槽2,将框架1均分为两个安置芯片的芯片单元101,在每个芯片单元101上设有多个与DFN2020-3封装结构相适应的的芯片安装部3,所述芯片安装部3包括芯片安置区304和引脚安装槽301,在每个芯片安装部3内设有两个引脚安装槽301,还设有将两个引脚安装槽301连接的引脚槽连接板302,所述引脚安装槽301延伸并连接至芯片安装部3之间设置的加强连筋上,所述芯片安置区304周围设有芯片区支撑连筋306,所述芯片区支撑连筋306与芯片安装部3之间设置的加强连筋相连。如图3所示,本实施例的芯片安装部3上的芯片安置区304还设有固定连筋305,所述固定连筋305也延伸至加强连筋。
进一步地,本实施例将引脚槽连接板302设置在引脚安装槽301的下方,即更靠近框架1底板的位置,以不影响引脚线的焊接操作。
进一步地,引脚槽连接板302和芯片安置区304之间留有极性分隔间隙303。引脚槽连接板和芯片安置区之间设的极性分隔间隙,将芯片安置区和引脚安装槽的极性分隔开,满足实用需求。
如图2和图3所示,本实施例中,在每个芯片安装部3的芯片安置区304周围设有4个芯片区支撑连筋306,2个为一组对称设置于芯片安置区304的两侧边。芯片区支撑连筋的设计将芯片安置区的结构稳定,保证芯片安置和引脚线焊接过程中的稳定性,为得到符合质量要求的产品提供基础。
进一步地,所述芯片安装部3为矩形结构,所有的芯片安装部3的边均与框架1的长边或短边平行布置。所有芯片安装部规整布置在框架上,利于布置更多的芯片安装部,提高框架基体的材料利用率。
综上所述,本实施例的框架通过设置引脚槽连接板将两个引脚安装槽连接起来,并将引脚槽连接板延伸到芯片安装部之间的加强连筋上,增加了框架的整体强度,避免因为框架强度不够,在生产过程中因为框架变形而引起的芯片连接不牢,焊线强度不够的问题,使芯片焊接牢固、引线变形量小,产品质量可靠;而进一步将芯片区支撑连筋与加强连筋连接,更让框架的结构得到增强,保证产品质量。
实施例2
如图2和图3所示,根据实施例1所述的DFN2020-3高密度框架,本实施例在相邻的芯片安装部3之间的切割道宽度尺寸为0.20mm。该框架的切割道尺寸由现有的0.30mm减小到0.20mm,可在相同的框架尺寸上布置更多的芯片安装部,进而提高材料利用率。
进一步地,所述切割道分别为横向连接筋4和竖向连接筋10,所述横向连接筋4和竖向连接筋11的宽度为0.10mm。相对于现有的0.15mm的连筋尺寸进行减小,更小的连筋尺寸也减小了刀片分割芯片安装部产生的磨损和发热,避免了框架与塑封料因为发热过大产生的间隙分层,保证了产品的质量和其可靠的性能。
更近一步地,在芯片安装部3的四个角上均设有十字连接筋5,所述十字连接筋5设置在竖向连接筋10和横向连接筋4交叉的位置。利用十字连接筋连接竖向连接筋和横向连接筋的交叉位置,能实现更快捷的连接和切割分离操作,提高生产效率,也有利于减小竖向连接筋和横向连接筋的宽度尺寸,提高芯片安装部的布置率。
如图4所示,在芯片安装部3上布置芯片12和引脚线11后,通过极性分隔间隙303将芯片安置区304和引脚线11焊接的区域极性分隔开,由于芯片安装区304的尺寸够大,能放入两块芯片12,而两个引脚安装槽301通过引脚槽连接板302连接起来,增加整个框架结构的稳定性。
实施例3
如图1至图3所示,根据实施例1或实施例2所述的DFN2020-3高密度框架,在框架1的边框和布置芯片的区域之间设置有一圈边框护架9,所述边框护架9为半腐蚀结构,在边框护架9上间隔设有镂空槽901。在布置芯片的区域外设置一圈边框护架,进一步增强整个框架的结构稳定性,减少因震动造成的芯片和引脚线安装的错位问题,而边框护架为半腐蚀结构,即其厚度被腐蚀掉一部分,便于切割分离操作;在边框护架上间隔设置的镂空槽,也为后续的切割分离操作减小难度。
进一步地,靠近边框的芯片安装部3与边框护架901连接,该芯片安装部3的芯片区支撑连筋306延伸至边框护架9上。边缘部位的芯片安装部通过芯片区支撑连筋与边框护架相连,进一步增强靠近边框部位的芯片安装部的稳定性。
实施例4
如图1至图3所示,根据实施例1至实施例3之一所述的DFN2020-3高密度框架,在边框护架9和边框之间还设有一圈边框切割道,包括横向边框切割道6和竖向边框切割道8,在横向边框切割道6和竖向边框切割道8上间隔挖有多个空槽。在横向边框切割道和竖向边框切割道上间隔设置空槽,便于边框的切割分离操作。
进一步地,在横向边框切割道6和竖向边框切割道8上均设有用于相邻芯片安装部3切割的定位槽。
即横向边框切割道6包括多个间隔设置的横向切割掏空槽601,在横向切割掏空槽601内设有加强筋602进行加强,还包括与竖向连接筋10对应设置的半腐定位块604,所述半腐定位块604上设有竖向切割定位槽603;所述竖向边框切割道8包括多个间隔设置的切割道掏空槽801,还包括与横向连接筋4对应设置的横向切割定位槽803,在相邻的横向切割定位槽803之间连有竖向半腐连筋802,增强竖向边框切割道8的强度。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种DFN2020-3高密度框架,包括矩形片状结构的框架,其特征在于,在框架上设有多个与DFN2020-3封装结构相适应的芯片安装部,所述芯片安装部包括芯片安置区和引脚安装槽,在每个芯片安装部内设有两个引脚安装槽,且设有将两个引脚安装槽连接的引脚槽连接板,所述引脚安装槽延伸并连接至芯片安装部之间设置的加强连筋上,所述芯片安置区周围设有芯片区支撑连筋,所述芯片区支撑连筋与芯片安装部之间设置的加强连筋相连。
2.根据权利要求1所述的DFN2020-3高密度框架,其特征在于,所述引脚槽连接板和芯片安置区之间留有极性分隔间隙。
3.根据权利要求1所述的DFN2020-3高密度框架,其特征在于,在每个芯片安装部的芯片安置区周围设有至少4个加强连筋,均分为2组对称设置于芯片安置区的两侧边。
4.根据权利要求1所述的DFN2020-3高密度框架,其特征在于,在相邻的芯片安装部之间的切割道宽度尺寸小于0.20mm。
5.根据权利要求4所述的DFN2020-3高密度框架,其特征在于,所述切割道分别为横向连接筋和竖向连接筋,所述横向连接筋和竖向连接筋的宽度小于0.13mm。
6.根据权利要求5所述的DFN2020-3高密度框架,其特征在于,在芯片安装部的四个角上均设有十字连接筋,所述十字连接筋设置在竖向连接筋和横向连接筋交叉的位置。
7.根据权利要求1-6之一所述的DFN2020-3高密度框架,其特征在于,在框架的边框和布置芯片的区域之间设置有一圈边框护架,所述边框护架为半腐蚀结构,在边框护架上间隔设有镂空槽。
8.根据权利要求7所述的DFN2020-3高密度框架,其特征在于,靠近边框的芯片安装部与边框护架连接,该芯片安装部的芯片区支撑连筋延伸至边框护架上。
9.根据权利要求7所述的DFN2020-3高密度框架,其特征在于,在边框护架和边框之间还设有一圈边框切割道,包括横向边框切割道和竖向边框切割道,在横向边框切割道和竖向边框切割道上间隔挖有多个空槽。
10.根据权利要求9所述的DFN2020-3高密度框架,其特征在于,在横向边框切割道和竖向边框切割道上均设有用于相邻芯片安装部切割的定位槽。
CN201720738416.2U 2017-06-23 2017-06-23 一种dfn2020‑3高密度框架 Expired - Fee Related CN206849835U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720738416.2U CN206849835U (zh) 2017-06-23 2017-06-23 一种dfn2020‑3高密度框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720738416.2U CN206849835U (zh) 2017-06-23 2017-06-23 一种dfn2020‑3高密度框架

Publications (1)

Publication Number Publication Date
CN206849835U true CN206849835U (zh) 2018-01-05

Family

ID=60801911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720738416.2U Expired - Fee Related CN206849835U (zh) 2017-06-23 2017-06-23 一种dfn2020‑3高密度框架

Country Status (1)

Country Link
CN (1) CN206849835U (zh)

Similar Documents

Publication Publication Date Title
CN105762310B (zh) 锂离子电池拼接式层单元框架及其构成的锂离子电池模块
CN206849835U (zh) 一种dfn2020‑3高密度框架
CN106299166A (zh) 电池包
CN202406391U (zh) 一种内埋置电容器的印刷电路板
CN206877984U (zh) 一种dfn2510高密度框架
CN206834172U (zh) 一种sot26高密度框架
CN205609511U (zh) 一种超高密度的薄型贴片封装引线框结构
CN206849836U (zh) 一种dfn3030‑8a高密度框架
CN206834173U (zh) 一种dfn1610高密度框架
CN209000909U (zh) 一种结构紧凑的引线框架排
CN209544325U (zh) 一种散热五引脚的集成电路封装结构
CN203026374U (zh) 一种用于开关磁阻电机控制器母线滤波的电容安装组件
CN206685374U (zh) 一种dfn3030‑8高密度框架
CN214505729U (zh) 电池模组、电池包以及车辆
CN206834174U (zh) 一种dfn1608高密度框架
CN212487049U (zh) 一种具有增强散热的一体化多片式接线排结构
CN206595252U (zh) 一种sot26引线框架
CN104901514B (zh) 一种高密度功率模块结构
CN209515792U (zh) 一种新型圆柱电芯固定模块
CN209544330U (zh) 一种散热四引脚的集成电路封装结构
CN206961831U (zh) 一种改进型半包封二极管
CN102185411A (zh) 一种电压调节器刷架总成
CN207009557U (zh) 一种能延长蓄电池循环寿命的板栅
CN202679787U (zh) 一种多层基板
CN206806328U (zh) 一种sot883高密度框架

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180105

Termination date: 20180623

CF01 Termination of patent right due to non-payment of annual fee