CN206807482U - 基于dsp与fpga架构下的多通道高带宽信号处理系统 - Google Patents
基于dsp与fpga架构下的多通道高带宽信号处理系统 Download PDFInfo
- Publication number
- CN206807482U CN206807482U CN201720603842.5U CN201720603842U CN206807482U CN 206807482 U CN206807482 U CN 206807482U CN 201720603842 U CN201720603842 U CN 201720603842U CN 206807482 U CN206807482 U CN 206807482U
- Authority
- CN
- China
- Prior art keywords
- plate
- broadband
- fpga
- port
- srio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims abstract description 65
- 238000004891 communication Methods 0.000 claims abstract description 10
- 238000012546 transfer Methods 0.000 claims abstract description 6
- 239000013307 optical fiber Substances 0.000 claims description 11
- 238000012360 testing method Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 235000018734 Sambucus australis Nutrition 0.000 description 1
- 244000180577 Sambucus australis Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000031774 hair cycle Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- OGFXBIXJCWAUCH-UHFFFAOYSA-N meso-secoisolariciresinol Natural products C1=2C=C(O)C(OC)=CC=2CC(CO)C(CO)C1C1=CC=C(O)C(OC)=C1 OGFXBIXJCWAUCH-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Optical Communication System (AREA)
Abstract
本实用新型公开了一种基于DSP与FPGA架构下的多通道高带宽信号处理系统，它包括用于提供对外接口的宽带接口板、用于数据处理和通信统计的宽带控制板、用于数据传输的宽带接收板和宽带处理板；宽带接口板通过VPX接插件与宽带控制板连接；宽带控制板通过连接器与宽带接收板连接；宽带接收板通过连接器与宽带处理板连接；宽带接收板和宽带处理板均设有一个SRIO开关，SRIO开关包括第一端口、第二端口和第三端口，第一端口连接有第一FPGA；第二端口连接有第二FPGA；第三端口连接VPX接插件。本实用新型可以简单、快速的对大容量数据进行传输，分析以及计算等操作。
Description
技术领域
本实用新型涉及信息数据处理装置，具体涉及一种基于DSP与FPGA架构下的多通道高带宽信号处理系统。
背景技术
在很多高速信号处理中常采用FPGA+DSP的结构，FPGA主要做时序控制和前端处理，DSP主要做候选信号处理。FPGA控制能力强，有很好的并行处理优势，但是DSP存储空间小，导致FPGA接口电路的设计和数据通信非常关键，要把一个信号处理算法成功的在FPGA上运行，在处理浮点数和除法运算时提高运算速率。
LVDS提供搞数据传输率的同时会有很低的功耗，其具有低噪声、高噪声抑制能力、可靠型号传输、能够集成到系统级IC内、具有低电压电源的兼容性等特定，LVDS的产品数据速率可以从几百Mbps到2Gbps，一般接口为14PIN、20PIN、30PIN。
LVDS技术拥有330mV的低压差分信号和快速过度时间。这可以让产品达到自100Mpbsz至超过1Gbps的高数据速率。LVDS技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。通道链路芯片组多路复用和解多路复用慢速TTL信号线路以提供窄式高速低功耗LVDS接口。这些芯片组可以大幅度节省系统的电缆和连接器成本，并且可以减少连接器所占面积所需的物理空间。LVDS解决方案为设计人员解决高速I/O接口问题提供了新选择。
专业术语解释：
FPGA：Field－Programmable Gate Array，即现场可编程门阵列。
DSP：Digital Signal Processing,缩写为DSP，即数字信号处理，DSP芯片即为数字信号处理芯片。
LVDS：Low-Voltage Differential Signaling，即低电压差分信号。
SRIO：Serial Rapid I/O，是面向串行背板、DSP和相关串行数据平面连接应用的串行Rapid I/O接口。
V7：Virtex-7，xilinx 7系列FPGA。
Z7：Zynq-7000，xilinx 7系列FPGA，内置处理器硬核。
XILINX：(赛灵思)是全球领先的可编程逻辑完整解决方案的供应商。
VPX：是VITA(VME International Trade Association,VME国际贸易协会)组织于2007年在其VME总线基础上提出的新一代高速串行总线标准。
实用新型内容
本实用新型克服了现有技术的不足，提供一种基于DSP与FPGA架构下的多通道高带宽信号处理系统。以期待解决嵌入式处理设备大量数据传输困难，操作复杂，成本高，开发周期长等问题。
为解决上述的技术问题，本实用新型采用以下技术方案：
一种基于DSP与FPGA架构下的多通道高带宽信号处理系统，它包括用于提供对外接口的宽带接口板、用于数据处理和通信统计的宽带控制板、用于数据传输的宽带接收板和宽带处理板；所述宽带接口板通过VPX接插件与所述宽带控制板连接；所述宽带控制板通过连接器与所述宽带接收板连接；所述宽带接收板通过连接器与所述宽带处理板连接；所述宽带接收板和所述宽带处理板均设有一个SRIO交换机，所述SRIO交换机包括第一端口、第二端口和第三端口，所述第一端口连接有第一FPGA；所述第二端口连接有第二FPGA；所述第三端口连接所述VPX接插件。
更进一步的技术方案是所述的SRIO交换机还连接有第三FPGA。
更进一步的技术方案是所述的第一FPGA与所述第二FPGA互为备份。
更进一步的技术方案是所述的宽带接收板与宽带处理板上均设置有48对GTH高速接口。
更进一步的技术方案是所述的宽带接口板将SRIO路由设置为将宽带接口板的VPX接插件的SRIO 4x接口直接路由到对应的光纤接口上；所述宽带接口板在外部将光纤接口环回；所述宽带控制板上两片DSP的SRIO接口分别与所述宽带接口板相连。
更进一步的技术方案是所述的宽带处理板与所述宽带接收板通过6.25G光纤模块进行数据通信。
更进一步的技术方案是宽带控制板一共有4对4x到板内，一对4x到VPX接插件做SRIO交换。
与现有技术相比，本实用新型实施例的有益效果之一是：本实用新型可以简单、快速的对大容量数据进行传输，分析以及计算等操作。该设备防震、防水等级高，适用于具有舰载雷达等嵌入式存储设备在地面对其存储数据进行分析处理等场合。
附图说明
图1为本实用新型一个实施例的SRIO连接关系图。
图2为本实用新型一个实施例的LVDS连接关系图。
图3为本实用新型一个实施例的GTH和光纤连接关系图。
图4为本实用新型一个实施例的FPG#AA和FPG#AB互为备份框图。
具体实施方式
本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
下面结合附图及实施例对本实用新型的具体实施方式进行详细描述。
在下面的详细描述中，出于解释的目的描述了许多具体描述以便能够彻底理解所公开的实施方案，然而，很明显一个或多个实施方式可以在不使用这些具体描述的情况下实施，在其他实例中，示意性地显示已知结构和装置，以便简化附图。
如图1至图4所示，根据本实用新型的一个实施例，本实施例公开一种基于DSP与FPGA架构下的多通道高带宽信号处理系统，它包括用于提供对外接口的宽带接口板、用于数据处理和通信统计的宽带控制板、用于数据传输的宽带接收板和宽带处理板；所述宽带接口板通过VPX标准接插件与所述宽带控制板连接；所述宽带控制板通过J30J系列连接器与所述宽带接收板连接；所述宽带接收板通过J30J系列连接器与所述宽带处理板连接。
进一步的，本实施例中所述宽带接口板的SRIO交换机对设备外接口为光纤；所述宽带控制板上的Z7作为主控进行操作，Z7通过LVDS接口向接口板获取板卡信息；所述宽带接收板和宽带处理板每个板卡均有一个SRIO交换机，交换机使用了3个端口，其中两个端口分别连接到宽带控制板FPGA#A(即为：第一FPGA)和FPGA#B(即为：第二FPAG)，另外一个端口连接到VPX接插件；所述各板卡之间通过互连的LVDS、SRIO接口进行通信；具体实施方案是，宽带处理板和宽带接收板板卡上共有3片FPGA，其中FPGA#C(即为：第三FPAG)主要负责板卡内控制和各芯片的加载及配置，FPGA#A和FPGA#B主要负责光纤及高速GTH接口与其他板卡进行通信。
优选的，本实施例中所述宽带处理板和宽带接收板两片V7进行相互备份，其PCB走线设计与FPGA程序代码完全相同，保证数据传输的速率一致。
宽带处理板接收30对光纤数据，经过处理后通过48对GTH传输到下一片宽带处理板卡，以此类推，完成大数据的处理，GTH处理速率可达6.25*48*2*7Gbps。
本实施例中SRIO数据流具体实施方案为：宽带接口板接收到外部提供的SRIO数据，经过交换机路由将SRIO数据处理后，分发给数据接收板和数据处理板，宽带接收板和宽带处理板上的FPGA对接收到的SRIO进行协议处理，宽带处理板将数据转换后传给宽带接收板，宽带接收板通过光纤模块将协议处理后的数据传输给下一个设备。
其中，GTH数据流具体实施方案为：
a)GTH接收光纤信号
宽带处理板通过30光纤接口接收数据，GTH接收调用XILINX内部的IPcore用于接收数据，将物理链路数据拆帧后送到GTH数据处理模块进行数据处理。
b)GTH数据处理
本板卡上V7的GTH通道只于其他的宽带处理板级联，GTH数据处理模块接收到一帧新的数据后，首先通过数据帧内的目标ID判断数据帧目的是否为本板，若是本板则按数据格式进行解帧和相应的处理，若非本板则将原数据帧通过GTH发送模块发送。
c)GTH数据传输
宽带处理板接收到数据传输给宽带接收板，接收板将数据通过12对的光纤传入下一设备。
宽带处理板中FPG#A和FPG#B互为备份时其数据流处理：
a)光纤接收测试
光模块输入到两片FPGA的数据，解码后在接收模块内对数据按指定的格式进行校验，然后记录校验结果。
b)LVDS测试模块
LVDS测试模块完成两片V7之间30对LVDS之间的通信测试。FPGA#A和FPGA#B分别对各自的测试结果进行记录。
c)SRIO测试模块：
SRIO测试模块完成与其他单板之间通过SRIO软核进行通信测试，包括n_write、n_read、doorbell等信息的测试，记录校验结果。
d)LVDS接口模块
LVDS接口模块完成V7与Z7之间的LVDS通信的接口处理。
e)消息处理模块
消息处理模块完成与Z7之间的信息交互，主要包括了各种测试结果的上报、各个接口的测试控制；
本实施例基于DSP与FPGA架构下的多通道高带宽信号处理系统将大量数据经过多级处理计算，该设备提供GHT的速度高达的6.25Gbps*48*2*7Gbps，提供SRIO接口的速度高达的6.25Gbps*4，SRIO接口兼容5Gbps，满足多种平台的使用需求。设备集成度高，可兼容性强，能适用于实验室以及外场的使用需求。
在本说明书中所谈到的“一个实施例”、“另一个实施例”、“实施例”等，指的是结合该实施例描述的具体特征、结构或者特点包括在本申请概括性描述的至少一个实施例中。在说明书中多个地方出现同种表述不是一定指的是同一个实施例。进一步来说，结合任一个实施例描述一个具体特征、结构或者特点时，所要主张的是结合其他实施例来实现这种特征、结构或者特点也落在本实用新型的范围内。
尽管这里参照实用新型的多个解释性实施例对本实用新型进行了描述，但是，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。更具体地说，在本申请公开、附图和权利要求的范围内，可以对主题组合布局的组成部件和/或布局进行多种变型和改进。除了对组成部件和/或布局进行的变型和改进外，对于本领域技术人员来说，其他的用途也将是明显的。
Claims (6)
1.一种基于DSP与FPGA架构下的多通道高带宽信号处理系统，它包括用于提供对外接口的宽带接口板、用于数据处理和通信统计的宽带控制板、用于数据传输的宽带接收板和宽带处理板；其特征在于：所述宽带接口板通过VPX接插件与所述宽带控制板连接；所述宽带控制板通过连接器与所述宽带接收板连接；所述宽带接收板通过连接器与所述宽带处理板连接；所述宽带接收板和所述宽带处理板均设有一个SRIO交换机，所述SRIO交换机包括第一端口、第二端口和第三端口，所述第一端口连接有第一FPGA；所述第二端口连接有第二FPGA；所述第三端口连接所述VPX接插件。
2.根据权利要求1所述的基于DSP与FPGA架构下的多通道高带宽信号处理系统，其特征在于所述的SRIO交换机还连接有第三FPGA。
3.根据权利要求1所述的基于DSP与FPGA架构下的多通道高带宽信号处理系统，其特征在于所述的第一FPGA与所述第二FPGA互为备份。
4.根据权利要求1所述的基于DSP与FPGA架构下的多通道高带宽信号处理系统，其特征在于所述的宽带接收板与宽带处理板上均设置有48对GTH高速接口。
5.根据权利要求1所述的基于DSP与FPGA架构下的多通道高带宽信号处理系统，其特征在于所述的宽带接口板将SRIO路由设置为将宽带接口板的VPX接插件的SRIO 4x接口直接路由到对应的光纤接口上；所述宽带接口板在外部将光纤接口环回；所述宽带控制板上两片DSP的SRIO接口分别与所述宽带接口板相连。
6.根据权利要求1所述的基于DSP与FPGA架构下的多通道高带宽信号处理系统，其特征在于所述的宽带处理板与所述宽带接收板通过6.25G光纤模块进行数据通信。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720603842.5U CN206807482U (zh) | 2017-05-26 | 2017-05-26 | 基于dsp与fpga架构下的多通道高带宽信号处理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720603842.5U CN206807482U (zh) | 2017-05-26 | 2017-05-26 | 基于dsp与fpga架构下的多通道高带宽信号处理系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206807482U true CN206807482U (zh) | 2017-12-26 |
Family
ID=60743052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720603842.5U Expired - Fee Related CN206807482U (zh) | 2017-05-26 | 2017-05-26 | 基于dsp与fpga架构下的多通道高带宽信号处理系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206807482U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110309086A (zh) * | 2019-05-17 | 2019-10-08 | 全球能源互联网研究院有限公司 | 一种多通道低速口与单通道高速口数据交互方法 |
-
2017
- 2017-05-26 CN CN201720603842.5U patent/CN206807482U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110309086A (zh) * | 2019-05-17 | 2019-10-08 | 全球能源互联网研究院有限公司 | 一种多通道低速口与单通道高速口数据交互方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206876863U (zh) | 一种可配置的高速记录板卡 | |
| US20160196232A1 (en) | Commissioning Method, Master Control Board, and Service Board | |
| CN211427332U (zh) | 一种基于fpga阵列的vpx板卡 | |
| CN206807482U (zh) | 基于dsp与fpga架构下的多通道高带宽信号处理系统 | |
| CN107506322A (zh) | 实现USB设备检测的Type‑C适配器、通道控制方法 | |
| CN108957164A (zh) | 一种扣板的测试装置及测试方法 | |
| CN106649162A (zh) | 一种Pci‑Express多端口聚合系统及其使用方法 | |
| CN109407574A (zh) | 一种多总线可选择输出控制装置及其方法 | |
| CN202472640U (zh) | 基于标准总线的高速交换模块 | |
| US8251708B2 (en) | Connection apparatus and connection method thereof | |
| CN106855846A (zh) | 一种基于PCIE Switch的PCIE信号扩展系统及方法 | |
| CN102540958A (zh) | 基于pxi总线的64路块隔离数字i/o模块 | |
| CN206743423U (zh) | 一种差分视频信号多路复用卡 | |
| CN112615639B (zh) | 一种多通道高频段收发装置 | |
| CN108199784A (zh) | 多功能综合航电测试系统 | |
| CN210807520U (zh) | 一种双系统联网一体机 | |
| CN106685588A (zh) | 一种适配器、数据传输系统及方法 | |
| CN107613355A (zh) | 视频处理系统及视频处理器 | |
| WO2016082427A1 (zh) | 基带单元背板、基带单元以及分布式基站 | |
| CN205647504U (zh) | 一种tsm控制系统背板电路 | |
| CN208000578U (zh) | 一种刀片式数据处理设备 | |
| CN207232951U (zh) | 高速大容量的采集存储回放系统 | |
| CN206312133U (zh) | 一种Pci‑Express多端口聚合系统 | |
| CN207184485U (zh) | 一种光模块转接装置和系统 | |
| CN206389391U (zh) | 射频矩阵板卡及插卡式射频矩阵 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171226 |