CN206672609U - 单晶硅cmos晶体管驱动显示的像素补偿电路 - Google Patents
单晶硅cmos晶体管驱动显示的像素补偿电路 Download PDFInfo
- Publication number
- CN206672609U CN206672609U CN201720488575.1U CN201720488575U CN206672609U CN 206672609 U CN206672609 U CN 206672609U CN 201720488575 U CN201720488575 U CN 201720488575U CN 206672609 U CN206672609 U CN 206672609U
- Authority
- CN
- China
- Prior art keywords
- transistor
- switch
- switch element
- driving
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型公开一种单晶硅CMOS晶体管驱动显示的像素补偿电路，包括驱动晶体管；电容；第二开关单元；第三开关单元；第四开关单元，其第一端用于输入基准电压，其第二端与驱动晶体管的源极电气连接；第五开关单元，其第一端与工作电压正极电气连接，其第二端与驱动晶体管的源极电气连接；第六开关单元，其第一端与该第二开关单元的第二端电气连接，其第二端与驱动晶体管的源极电气连接，其第三端用于输入开关信号；第二扫描信号控制第一开关单元的第一、二端连通或断开；第一扫描信号控制第二、三、四开关单元的第一、二端连通或断开，开关信号控制第五、六开关单元的第一、二端连通或断开。它使得驱动电流中不含阈值电压，以达到显示均匀的目的。
Description
技术领域
本发明涉及像素补偿电路，具体涉及单晶硅CMOS晶体管驱动显示的像素补偿电路。
背景技术
OLED能够发光是由驱动晶体管DM产生的电流所驱动，因为输入相同的灰阶电压时，不同的阈值电压Vth会产生不同的驱动电流，造成驱动电流的不一致性，同时迁移率u也会不均，造成电流的不一致性。
玻璃面板TFT驱动显示时，TFT制程上阈值电压Vth的均匀性非常差，同时阈值电压Vth也有漂移，迁移率u也不均，工作电压Vdd的IR-drop（电流乘以电阻引起的压降）也一直存在，如此传统的2T1C电路亮度均匀性一直很差。
单晶硅wafer mos驱动显示时，也会存在一些轻微的阈值电压Vth、迁移率u不均，还存在电流不匹配的问题，Vdd的IR-drop也一直存在。如此，传统的2T1C电路均一性不好，同时PPI一直很低。
玻璃面板受制于成本和制程，采用单一类型的TFT驱动，如LTPS采用PTFT，IGZO为NTFT。单晶硅wafer的工艺本来就是CMOS工艺，所以通常采用CMOS驱动。
为此，期望寻求一种技术方案，以至少减轻上述问题。
发明内容
本发明要解决的技术问题是，提供一种能消除驱动晶体管的阈值电压的单晶硅CMOS晶体管驱动显示的像素补偿电路。
为解决上述技术问题，本发明采用下述技术方案。
一种单晶硅CMOS晶体管驱动显示的像素补偿电路，包括：
驱动晶体管，其漏极与发光器件的阳极电气连接；
电容，其一端与该驱动晶体管的栅极电气连接；
第一开关单元，其第一端用于输入第一电压信号，其第二端与所述驱动晶体管的栅极电气连接，其第三端用于输入第二扫描信号；
第二开关单元，其第一端用于输入数据信号，其第二端与该电容的另一端电气连接，其第三端用于输入第一扫描信号；
第三开关单元，其第一端与该驱动晶体管的栅极电气连接，其第二端与该驱动晶体管的漏极电气连接，其第三端用于输入第一扫描信号；
第四开关单元，其第一端用于输入基准电压，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入第一扫描信号；
第五开关单元，其第一端与工作电压正极电气连接，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入开关信号；
第六开关单元，其第一端与该第二开关单元的第二端电气连接，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入开关信号；
其中，第二扫描信号控制第一开关单元的第一、二端连通或断开；第一扫描信号控制第二、三、四开关单元的第一、二端连通或断开，开关信号控制第五、六开关单元的第一、二端连通或断开。
所述第一开关单元包括第一晶体管，该第一晶体管的源极作为第一开关单元的第一端，该第一晶体管的漏极作为第一开关单元的第二端，该第一晶体管的栅极作为第一开关单元的第三端。
当第二扫描信号控制第一开关单元的第一、二端连通时，第一电压信号输入到驱动晶体管的栅极，控制开启该驱动晶体管。
当第一扫描信号控制第二、三、四开关单元的第一、二端连通且开关信号控制第五、六开关单元的第一、二端断开时，基准电压输入到驱动晶体管的源极，同时数据信号输入到电容的另一端。
当第一扫描信号控制第二、三、四开关单元的第一、二端断开且开关信号控制第五、六开关单元的第一、二端连通时，电容的另一端与驱动晶体管的源极电气连通，驱动晶体管的栅极悬空，驱动晶体管源极电压的任何变化都会反馈到该驱动晶体管的栅极，电容两端的电压差不会发生变化。
所述第二开关单元包括第二晶体管，该第二晶体管的源极作为第二开关单元的第一端，该第二晶体管的漏极作为第二开关单元的第二端，该第二晶体管的栅极作为第二开关单元的第三端。
所述第三开关单元包括第三晶体管，该第三晶体管的源极作为第三开关单元的第一端，该第三晶体管的漏极作为第三开关单元的第二端，该第三晶体管的栅极作为第三开关单元的第三端。
所述第四开关单元包括第四晶体管，该第四晶体管的源极作为第四开关单元的第一端，该第四晶体管的漏极作为第四开关单元的第二端，该第四晶体管的栅极作为第四开关单元的第三端。
所述第五开关单元包括第五晶体管，该第五晶体管的源极作为第五开关单元的第一端，该第五晶体管的漏极作为第五开关单元的第二端，该第五晶体管的栅极作为第五开关单元的第三端；所述第六开关单元包括第六晶体管，该第六晶体管的源极作为第六开关单元的第一端，该第六晶体管的漏极作为第六开关单元的第二端，该第六晶体管的栅极作为第六开关单元的第三端。
本发明具有下述有益技术效果。
本发明利用第一扫描信号控制第四开关单元将基准电压输入到驱动晶体管的栅极，补偿驱动晶体管的阈值电压，同时第一扫描信号控制第二开关单元将数据信号输入到电容的另一端即A点，使得驱动电流中不含阈值电压，以达到显示均匀的目的。使用基准电压提供驱动晶体管的栅极电压来消除工作电压的IR-drop（电流乘以电阻引起的压降）。另外，输入到驱动晶体管的栅极电压通过第三开关单元传输到发光器件的阳极，以清除发光器件的阳极电压，电容能消除发光过程中工作电压的变化，以达到改善显示品质的目的。
附图说明
图1为本发明的一种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。
图2为图1所示像素补偿电路中各信号的时序图。
图3为图1在图2所示时序图中的T1时间段的等效电路图。
图4为图1在图2所示时序图中的T2时间段的等效电路图。
图5为图1在图2所示时序图中的T3时间段的等效电路图。
图6为本发明的另一种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。
图7为图6所示像素补偿电路中各信号的时序图。
图8为本发明的再一种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。
图9为图8所示像素补偿电路中各信号的时序图。
图10为本发明的第四种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。
图11为图10所示像素补偿电路中各信号的时序图。
图12为本发明的第五种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。
图13为图12所示像素补偿电路中各信号的时序图。
图14为本发明的第六种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。
图15为图14所示像素补偿电路中各信号的时序图。
具体实施方式
为能详细说明本发明的技术特征及功效，并可依照本说明书的内容来实现，下面对本发明的实施方式进一步说明。
图1示例性示出本发明众多实施例中的一种单晶硅CMOS晶体管驱动显示的像素补偿电路的实施例。该单晶硅CMOS晶体管驱动显示的像素补偿电路，包括驱动晶体管DM、电容C、第二开关单元2、第三开关单元3、第四开关单元4、第五开关单元5及第六开关单元6。
驱动晶体管DM的漏极G与发光器件L的阳极电气连接。
电容C的一端与该驱动晶体管DM的栅极G电气连接。
第二开关单元2的第一端用于输入数据信号，其第二端与电容C的另一端电气连接，其第三端用于输入第一扫描信号scan。Vdt表示数据信号的电压。
第三开关单元3的第一端与该驱动晶体管DM的栅极G电气连接，其第二端与该驱动晶体管DM的漏极D电气连接，其第三端用于输入第一扫描信号scan。
第四开关单元4的第一端用于输入基准电压Vref，其第二端与该驱动晶体管DM的源极S电气连接，其第三端用于输入第一扫描信号scan。
第五开关单元5的第一端与工作电压正极电气连接，其第二端与该驱动晶体管DM的源极S电气连接，其第三端用于输入开关信号Em。
第六开关单元6的第一端与该第二开关单元2的第二端电气连接，其第二端与该驱动晶体管DM的源极S电气连接，其第三端用于输入开关信号Em。
发光器件L的阴极与公共接地Vss电气连接。
第一扫描信号scan控制第二、三、四开关单元2、3、4的第一、二端连通或断开，即第一扫描信号scan控制第二、三、四开关单元2、3、4开启或关闭。开关信号Em控制第五、六开关单元5、6的第一、二端连通或断开，即开关信号Em控制第五、六开关单元5、6开启或关闭。
在一些实施例中，本发明还包括第一开关单元1，其第一端用于输入第一电压信号，其第二端与驱动晶体管DM的栅极电气连接，其第三端用于输入第二扫描信号scan-1；第二扫描信号scan-1控制第一开关单元1的第一、二端连通或断开，即第二扫描信号scan-1控制第一开关单元1开启或关闭。Vini表示第一电压信号的电压。
在一些实施例中，第一开关单元1包括第一晶体管M1，该第一晶体管M1的源极作为第一开关单元1的第一端，该第一晶体管M1的漏极作为第一开关单元1的第二端，该第一晶体管M1的栅极作为第一开关单元1的第三端。
在一些实施例中，第二开关单元2包括第二晶体管M2，该第二晶体管M2的源极作为第二开关单元2的第一端，该第二晶体管M2的漏极作为第二开关单元2的第二端，该第二晶体管M2的栅极作为第二开关单元2的第三端。
在一些实施例中，第三开关单元3包括第三晶体管M3，该第三晶体管M3的源极作为第三开关单元3的第一端，该第三晶体管M3的漏极作为第三开关单元3的第二端，该第三晶体管M3的栅极作为第三开关单元3的第三端。
在一些实施例中，第四开关单元4包括第四晶体管M4，该第四晶体管M4的源极作为第四开关单元4的第一端，该第四晶体管M4的漏极作为第四开关单元4的第二端，该第四晶体管M4的栅极作为第四开关单元4的第三端。
在一些实施例中，第五开关单元5包括第五晶体管M5，该第五晶体管M5的源极作为第五开关单元5的第一端，该第五晶体管M5的漏极作为第五开关单元5的第二端，该第五晶体管M5的栅极作为第五开关单元5的第三端。
在一些实施例中，第六开关单元6包括第六晶体管M6，该第六晶体管M6的源极作为第六开关单元6的第一端，该第六晶体管M6的漏极作为第六开关单元6的第二端，该第六晶体管M6的栅极作为第六开关单元6的第三端。
后文结合图2-5对图1所呈现的实施例进行说明。
图2为图1所示像素补偿电路中各信号的时序图。图3为图1在图2所示时序图中的T1时间段的等效电路图。图4为图1在图2所示时序图中的T2时间段的等效电路图。图5为图1在图2所示时序图中的T3时间段的等效电路图。
参见图2、3，T1时间段，为Ini阶段。第二扫描信号scan-1为高电平，第一开关单元1开启，第一电压信号输入低电平到驱动晶体管DM的栅极,打开驱动晶体管DM，即驱动晶体管DM开启，此时驱动晶体管DM的栅极电压Vg=Vini。或者说，当第二扫描信号scan-1控制第一开关单元1的第一、二端连通时，第一电压信号输入到驱动晶体管DM的栅极，控制开启驱动晶体管DM。
参见图2、4，T2时间段，为抓取Vth阶段。第一扫描信号scan为低电平，第二、三、四开关单元2、3、4的第一、二端连通即第二、三、四开关单元2、3、4开启；开关信号Em为高电平，开关信号Em控制第五、六开关单元5、6的第一、二端断开即第五、六开关单元5、6关闭，此时，基准电压Vref输入到驱动晶体管DM的源极，同时数据信号输入到电容C的另一端即图1中的A点。或者说，当第一扫描信号scan控制第二、三、四开关单元2、3、4的第一、二端连通且开关信号Em控制第五、六开关单元5、6的第一、二端断开时，基准电压Vref输入到驱动晶体管DM的源极，同时数据信号输入到电容C的另一端即图1中的A点。可以理解的是，T2时间段，第二扫描信号scan-1为低电平，第一开关单元1关闭较佳。
T2时间段，驱动晶体管DM为二极管连接，Vg=Vref+Vth，VA=Vdt，VA表示图中A点的电压。发光器件L的阳极电压等于Vg，即等于Vref+Vth，可见，通过设置基准电压Vref的大小，能控制Vg大小，能够用Vg来清除了上一帧发光器件L的阳极电压，此时电容C两端的电压为Vg-VA=Vref+Vth-Vdt。
参见图2、5，T3时间段，为发光器件L发光阶段。第一扫描信号scan为高电平，第二、三、四开关单元2、3、4的第一、二端断开即第二、三、四开关单元2、3、4关闭；开关信号Em为低电平，开关信号Em控制第五、六开关单元5、6的第一、二端连通即第五、六开关单元5、6开启，此时，发光器件L开始发光，电容C的另一端与驱动晶体管DM的源极电气连通，驱动晶体管DM的栅极悬空，驱动晶体管DM源极电压的任何变化都会反馈到该驱动晶体管的栅极，电容两端的电压差不会发生变化。或者说，当第一扫描信号scan控制第二、三、四开关单元2、3、4的第一、二端断开且开关信号Em控制第五、六开关单元5、6的第一、二端连通时，电容C的另一端与驱动晶体管DM的源极电气连通，驱动晶体管DM的栅极悬空，驱动晶体管DM源极电压的任何变化都会反馈到该驱动晶体管DM的栅极，电容C两端的电压差不会发生变化。
T3时间段，驱动晶体管DM的栅源电压Vgs＝Vg－Vs＝Vg-VA=Vref+Vth-Vdt。Vs表示驱动晶体管DM的源极电压。
T3时间段，若驱动晶体管Dm工作在饱和区，根据饱和区电流公式，流过发光器件L的电流I1满足下述表达式（1），这样消除了阈值电压Vth的影响。
I1=K(Vgs-Vth)^2= K(Vref-Vdt)^2 （1）
其中，K为饱和区电流公式中的常数项，后面表达式同理。
T3时间段，若驱动晶体管Dmos工作在亚阈区，根据亚阈值区电流公式，流过发光器件L的电流I2满足下述表达式（2），这样消除了阈值电压Vth的影响。
I2=I0*(W/L)*e(q*(Vgs-Vth)/kT) = I0*(W/L)*e(Vref-Vdt)/kT) （2）
其中，k为玻尔兹曼常数，后面表达式同理。
上述表达式（1）、（2）中，不含有工作电压Vdd，而且也没有用工作电压Vdd来抓取阈值电压Vth，所以消除了工作电压Vdd的IR-Drop。
电容C没有充电或放电的路径，即使工作电压Vdd在发光阶段变化，根据电荷守恒原理，没有消耗电荷的回路，Vg-Vs保持不变，故流过发光器件L的电流保持为I1或I2，发光器件L保持此发光状态，这样就可以改善电流的均匀性，达到亮度的均匀。
图6为本发明的另一种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。图7为图6所示像素补偿电路中各信号的时序图。图8为本发明的再一种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。图9为图8所示像素补偿电路中各信号的时序图。图10为本发明的第四种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。图11为图10所示像素补偿电路中各信号的时序图。图12为本发明的第五种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。图13为图12所示像素补偿电路中各信号的时序图。图14为本发明的第六种单晶硅CMOS晶体管驱动显示的像素补偿电路的电路图。图15为图14所示像素补偿电路中各信号的时序图。具体工作过程参照上述可得出。
需要说明的是，上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何适合的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再进行描述。
上面参照实施例对本发明进行了详细描述，是说明性的而不是限制性的，在不脱离本发明总体构思下的变化和修改，均在本发明的保护范围之内。
Claims (9)
1.一种单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，包括：
驱动晶体管，其漏极与发光器件的阳极电气连接；
电容，其一端与该驱动晶体管的栅极电气连接；
第一开关单元，其第一端用于输入第一电压信号，其第二端与所述驱动晶体管的栅极电气连接，其第三端用于输入第二扫描信号；
第二开关单元，其第一端用于输入数据信号，其第二端与该电容的另一端电气连接，其第三端用于输入第一扫描信号；
第三开关单元，其第一端与该驱动晶体管的栅极电气连接，其第二端与该驱动晶体管的漏极电气连接，其第三端用于输入第一扫描信号；
第四开关单元，其第一端用于输入基准电压，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入第一扫描信号；
第五开关单元，其第一端与工作电压正极电气连接，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入开关信号；
第六开关单元，其第一端与该第二开关单元的第二端电气连接，其第二端与该驱动晶体管的源极电气连接，其第三端用于输入开关信号；
其中，第二扫描信号控制第一开关单元的第一、二端连通或断开；第一扫描信号控制第二、三、四开关单元的第一、二端连通或断开，开关信号控制第五、六开关单元的第一、二端连通或断开。
2.根据权利要求1所述的单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，所述第一开关单元包括第一晶体管，该第一晶体管的源极作为第一开关单元的第一端，该第一晶体管的漏极作为第一开关单元的第二端，该第一晶体管的栅极作为第一开关单元的第三端。
3.根据权利要求1所述的单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，当第二扫描信号控制第一开关单元的第一、二端连通时，第一电压信号输入到驱动晶体管的栅极，控制开启该驱动晶体管。
4.根据权利要求1所述的单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，当第一扫描信号控制第二、三、四开关单元的第一、二端连通且开关信号控制第五、六开关单元的第一、二端断开时，基准电压输入到驱动晶体管的源极，同时数据信号输入到电容的另一端。
5.根据权利要求1所述的单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，当第一扫描信号控制第二、三、四开关单元的第一、二端断开且开关信号控制第五、六开关单元的第一、二端连通时，电容的另一端与驱动晶体管的源极电气连通，驱动晶体管的栅极悬空，驱动晶体管源极电压的任何变化都会反馈到该驱动晶体管的栅极，电容两端的电压差不会发生变化。
6.根据权利要求1所述的单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，所述第二开关单元包括第二晶体管，该第二晶体管的源极作为第二开关单元的第一端，该第二晶体管的漏极作为第二开关单元的第二端，该第二晶体管的栅极作为第二开关单元的第三端。
7.根据权利要求1所述的单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，所述第三开关单元包括第三晶体管，该第三晶体管的源极作为第三开关单元的第一端，该第三晶体管的漏极作为第三开关单元的第二端，该第三晶体管的栅极作为第三开关单元的第三端。
8.根据权利要求1所述的单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，所述第四开关单元包括第四晶体管，该第四晶体管的源极作为第四开关单元的第一端，该第四晶体管的漏极作为第四开关单元的第二端，该第四晶体管的栅极作为第四开关单元的第三端。
9.根据权利要求1所述的单晶硅CMOS晶体管驱动显示的像素补偿电路，其特征在于，所述第五开关单元包括第五晶体管，该第五晶体管的源极作为第五开关单元的第一端，该第五晶体管的漏极作为第五开关单元的第二端，该第五晶体管的栅极作为第五开关单元的第三端；所述第六开关单元包括第六晶体管，该第六晶体管的源极作为第六开关单元的第一端，该第六晶体管的漏极作为第六开关单元的第二端，该第六晶体管的栅极作为第六开关单元的第三端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720488575.1U CN206672609U (zh) | 2017-05-04 | 2017-05-04 | 单晶硅cmos晶体管驱动显示的像素补偿电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720488575.1U CN206672609U (zh) | 2017-05-04 | 2017-05-04 | 单晶硅cmos晶体管驱动显示的像素补偿电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206672609U true CN206672609U (zh) | 2017-11-24 |
Family
ID=60371938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720488575.1U Expired - Fee Related CN206672609U (zh) | 2017-05-04 | 2017-05-04 | 单晶硅cmos晶体管驱动显示的像素补偿电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206672609U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106940982A (zh) * | 2017-05-04 | 2017-07-11 | 成都晶砂科技有限公司 | 单晶硅cmos晶体管驱动显示的像素补偿电路 |
| CN109637443A (zh) * | 2019-01-10 | 2019-04-16 | 云谷（固安）科技有限公司 | 像素补偿电路及驱动方法、显示装置 |
| WO2020228524A1 (zh) * | 2019-05-15 | 2020-11-19 | 京东方科技集团股份有限公司 | 像素驱动电路和显示面板 |
-
2017
- 2017-05-04 CN CN201720488575.1U patent/CN206672609U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106940982A (zh) * | 2017-05-04 | 2017-07-11 | 成都晶砂科技有限公司 | 单晶硅cmos晶体管驱动显示的像素补偿电路 |
| CN109637443A (zh) * | 2019-01-10 | 2019-04-16 | 云谷（固安）科技有限公司 | 像素补偿电路及驱动方法、显示装置 |
| WO2020228524A1 (zh) * | 2019-05-15 | 2020-11-19 | 京东方科技集团股份有限公司 | 像素驱动电路和显示面板 |
| US11694602B2 (en) | 2019-05-15 | 2023-07-04 | Boe Technology Group Co., Ltd. | Pixel drive circuit and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI689911B (zh) | 具有低再新率顯示像素的電子裝置 | |
| CN105427803B (zh) | 像素驱动电路、方法、显示面板和显示装置 | |
| CN105702214B (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN106205494B (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN104575394B (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN104700780B (zh) | 一种像素电路的驱动方法 | |
| CN107393470B (zh) | 像素电路及其驱动方法、显示基板和显示装置 | |
| CN103400548B (zh) | 像素驱动电路及其驱动方法、显示装置 | |
| CN106548753A (zh) | Amoled像素驱动系统及amoled像素驱动方法 | |
| CN104575386B (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN106782322A (zh) | Amoled像素驱动电路及amoled像素驱动方法 | |
| CN104637445B (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN105096817A (zh) | 像素电路及其驱动方法和一种显示装置 | |
| CN111048044B (zh) | 电压编程型amoled像素驱动电路及其驱动方法 | |
| CN108777131B (zh) | Amoled像素驱动电路及驱动方法 | |
| CN107230452A (zh) | 一种像素驱动电路及驱动方法 | |
| TWI663589B (zh) | 像素電路及其驅動方法、顯示裝置 | |
| CN105139805B (zh) | 一种像素驱动电路及其驱动方法、显示装置 | |
| CN102654973A (zh) | 像素电路及其驱动方法、显示面板 | |
| US20130069537A1 (en) | Pixel circuit and driving method thereof | |
| CN206672609U (zh) | 单晶硅cmos晶体管驱动显示的像素补偿电路 | |
| US11094252B2 (en) | Display-driving method and a display apparatus | |
| CN102693696B (zh) | 像素电路结构及驱动像素电路结构的方法 | |
| CN106504701A (zh) | Amoled像素驱动电路及像素驱动方法 | |
| TWI664617B (zh) | 像素電路及其驅動方法、顯示裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171124 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |