CN206618992U - i.MX6系列处理器上电顺序的控制装置 - Google Patents
i.MX6系列处理器上电顺序的控制装置 Download PDFInfo
- Publication number
- CN206618992U CN206618992U CN201720244178.XU CN201720244178U CN206618992U CN 206618992 U CN206618992 U CN 206618992U CN 201720244178 U CN201720244178 U CN 201720244178U CN 206618992 U CN206618992 U CN 206618992U
- Authority
- CN
- China
- Prior art keywords
- pins
- nvcc
- series processors
- power supply
- management chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Power Sources (AREA)
Abstract
本实用新型提供一种i.MX6系列处理器上电顺序的控制装置，包括电源管理芯片、5V转3.3V电源芯片和24V转5V电源芯片；其中，电源管理芯片与i.MX6系列处理器的连接方式如下：SW1A/B引脚VDDARM引脚连接、SW1C引脚与VDDSOC引脚连接、SW2引脚与VDDHIGH引脚连接、SW3A/B引脚与VDDDRAM引脚连接、VREFDDR引脚与DRAM_VREF引脚连接、VGEN1引脚与NVCC_RGMII引脚连接、VSNVS引脚与VDD_SNVS引脚连接、I2C引脚与I2C引脚连接；电源管理芯片的VGEN6引脚与5V转3.3V电源芯片的EN引脚连接；5V转3.3V电源芯片的OUT引脚分别与i.MX6系列处理器的NVCC_CSI引脚、NVCC_EIM引脚、NVCC_ENET引脚、NVCC_GPIO引脚、NVCC_LCD引脚、NVCC_NANDF引脚、NVCC_SD引脚、NVCC_JTAG引脚连接。利用本实用新型无需增加额外成本就可以控制i.MX6系列处理器的上电顺序。
Description
技术领域
本实用新型涉及i.MX6系列处理器供电技术领域，更为具体地，涉及一种i.MX6系列处理器上电顺序的控制装置。
背景技术
目前，对i.MX6系列处理器的上电顺序的控制由单片机或CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)逻辑控制完成，但是，单片机或CPLD的价格较高，使用单片机或CPLD控制i.MX6系列处理器的上电顺序会增加额外的成本。
实用新型内容
鉴于上述问题，本实用新型的目的是提供一种i.MX6系列处理器上电顺序的控制装置，以解决使用单片机或CPLD控制i.MX6系列处理器的上电顺序成本较高的问题。
本实用新型提供的i.MX6系列处理器上电顺序的控制装置，包括电源管理芯片、5V转3.3V电源芯片和24V转5V电源芯片；其中，电源管理芯片的 SW1A/B引脚与i.MX6系列处理器的VDDARM引脚连接；电源管理芯片的 SW1C引脚与i.MX6系列处理器的VDDSOC引脚连接；电源管理芯片的SW2 引脚与i.MX6系列处理器的VDDHIGH引脚连接；电源管理芯片的SW3A/B引脚与i.MX6系列处理器的VDDDRAM引脚连接；电源管理芯片的 VREFDDR引脚与i.MX6系列处理器的DRAM_VREF引脚连接；电源管理芯片的VGEN1引脚与i.MX6系列处理器的NVCC_RGMII引脚连接；电源管理芯片的VSNVS引脚与i.MX6系列处理器的VDD_SNVS引脚连接；电源管理芯片的I2C引脚与i.MX6系列处理器的I2C引脚连接；电源管理芯片的VGEN6 引脚与5V转3.3V电源芯片的EN引脚连接；5V转3.3V电源芯片的OUT引脚分别与i.MX6系列处理器的NVCC_CSI引脚、NVCC_EIM引脚、NVCC_ENET引脚、NVCC_GPIO引脚、NVCC_LCD引脚、NVCC_NANDF引脚、NVCC_SD引脚、NVCC_JTAG引脚连接；5V转3.3V电源芯片的PG 引脚与24V转5V电源芯片EN引脚连接；24V转5V电源芯片的OUT引脚与i.MX6系列处理器的USB_VBUS引脚连接。
与现有技术相比，本实用新型提供的i.MX6系列处理器上电顺序的控制装置，通过使用与i.MX6系列处理器配套的电源管理芯片、5V转3.3V电源芯片和24V转5V电源芯片对i.MX6系列处理器的上电顺序进行控制，由于 5V转3.3V电源芯片与24V转5V电源芯片价格远低于单片机或CPLD的价格，因此，能够降低i.MX6系列处理器上电顺序的控制成本。
附图说明
通过参考以下结合附图的说明，并且随着对本实用新型的更全面理解，本实用新型的其它目的及结果将更加明白及易于理解。在附图中：
图1为根据本实用新型实施例的i.MX6系列处理器上电顺序的控制装置的结构示意图；
图2为根据本实用新型实施例的电源管理芯片的内部结构示意图。
其中的附图标记为：i.MX6系列处理器1、电源管理芯片2、5V转3.3V 电源芯片3、24V转5V电源芯片4。
在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。
本实用新型所涉及的i.MX6系列处理器为Freescale公司生产的i.MX6系列处理器，本实用新型所提供的上电顺序控制装置适用于中i.MX6系列处理器中的6S、6DL、6D、6Q这四款处理器(为了方便表述，6S、6DL、6D、 6Q这四款处理器统称为i.MX6系列处理器)，由于I.MX6系列处理器需要精准的上电顺序，因此，本实用新型针对i.MX6系列处理器专门设计了一套上电顺序的控制装置及控制装置，对i.MX6系列处理器进行精准的上电。
i.MX6系列处理器均包括VDDARM引脚、VDDSOC引脚、VDDHIGH 引脚、VDDDRAM引脚、DRAM_VREF引脚、NVCC_RGMII引脚、VDD_SNVS 引脚、I2C引脚、NVCC_CSI引脚、NVCC_EIM引脚、NVCC_ENET引脚、 NVCC_GPIO引脚、NVCC_LCD引脚、NVCC_NANDF引脚、NVCC_SD引脚、NVCC_JTAG引脚和USB_VBUS引脚。
上述i.MX6系列处理器各个引脚的上电顺序从上至下为：
1、VDD_SNVS引脚；
2、VDDARM引脚、VDDSOC引脚；
3、VDDHIGH引脚；
4、VDDDRAM引脚、DRAM_VREF引脚；
5、NVCC_CSI引脚、NVCC_EIM引脚、NVCC_ENET引脚、NVCC_GPIO 引脚、NVCC_LCD引脚、NVCC_NANDF引脚、NVCC_SD引脚、NVCC_JTAG 引脚；
6、USB_VBUS引脚；
7、NVCC_RGMII引脚。
上述上电顺序中的顿号表示并列关系，例如：VDDARM引脚与VDDSOC 引脚同时上电，VDDDRAM引脚与DRAM_VREF引脚同时上电。
图1示出了根据本实用新型实施例的i.MX6系列处理器上电顺序的控制装置的结构。
如图1所示，本实用新型实施例提供的i.MX6系列处理器上电顺序的控制装置，包括：电源管理芯片2、5V转3.3V电源芯片3和24V转5V电源芯片4，电源管理芯片2为Freescale公司生产的MMPF0100型号的电源管理芯片，5V转3.3V电源芯片3的内部具有BUCK电路，将5V直流电压降至3.3V 后输出供电，24V转5V电源芯片4的内部具有BUCK电路，将24V直流电压降至5V后输出供电。
图2示出了根据本实用新型实施例的电源管理芯片的内部结构。
如图2所示，电源管理芯片2包括SW1A/B引脚、SW1C引脚、SW2引脚、SW3A/B引脚、VREFDDR引脚、VGEN1引脚、VSNVS引脚、I2C引脚和VGEN6引脚。
图2结合图1，SW1A/B引脚与i.MX6系列处理器1的VDDARM引脚连接，用于对VDDARM引脚供电，供电电压为1.375V；SW1C引脚与i.MX6 系列处理器1的VDDSOC引脚连接，用于对VDDSOC引脚供电，供电电压为1.375V；SW2引脚与i.MX6系列处理器1的VDDHIGH引脚连接，用于对 VDDHIGH引脚供电，供电电压为3V；SW3A/B引脚与i.MX6系列处理器1 的VDDDRAM引脚连接，用于对VDDDRAM引脚供电，供电电压为1.5V； VREFDDR引脚与i.MX6系列处理器1的DRAM_VREF引脚连接，用于对 DRAM_VREF引脚供电，供电电压为0.75V；VGEN1引脚与i.MX6系列处理器1的NVCC_RGMII引脚连接，用于对NVCC_RGMII引脚供电，供电电压为1.2V；VSNVS引脚与i.MX6系列处理器1的VDD_SNVS引脚连接，用于对VDD_SNVS引脚供电，供电电压为0.75V；I2C引脚与i.MX6系列处理器 1的I2C引脚连接，用于实现i.MX6系列处理器1与电源管理芯片2的通讯； VGEN6引脚为电源输出引脚，在VGEN6引脚上电稳定后，表示电源管理芯片2其它的引脚均已上电稳定。
电源管理芯片2对i.MX6系列处理器1的VDDARM引脚、VDDSOC引脚、VDDHIGH引脚、VDDDRAM引脚、DRAM_VREF引脚、NVCC_RGMII 引脚、VDD_SNVS引脚和I2C引脚上电顺序的控制通过电源管理芯片2内部的控制器完成。
5V转3.3V电源芯片3包括EN引脚、OUT引脚和PG引脚，其中，EN 引脚为使能引脚，电源管理芯片2的VGEN6引脚与5V转3.3V电源芯片3 的EN引脚连接，用于在电源管理芯片2上电稳定后，激活5V转3.3V电源芯片3的EN引脚，电源管理芯片2的VGEN6引脚通过向5V转3.3V电源芯片3的EN引脚提供2.8V的供电电压来激活5V转3.3V电源芯片3的EN引脚；OUT引脚与分别与i.MX6系列处理器1的NVCC_CSI引脚、NVCC_EIM 引脚、NVCC_ENET引脚、NVCC_GPIO引脚、NVCC_LCD引脚、 NVCC_NANDF引脚、NVCC_SD引脚和NVCC_JTAG引脚连接，用于在电源管理芯片2上电稳定后，同时对i.MX6系列处理器1的NVCC_CSI引脚、 NVCC_EIM引脚、NVCC_ENET引脚、NVCC_GPIO引脚、NVCC_LCD引脚、 NVCC_NANDF引脚、NVCC_SD引脚和NVCC_JTAG引脚进行供电(3.3V 直流电压)；5V转3.3V电源芯片3的PG引脚输出的是POWER GOOD信号(电源准备好信号)。
24V转5V电源芯片4包括EN引脚和OUT引脚，EN引脚为使能引脚， 5V转3.3V电源芯片3的PG引脚与24V转5V电源芯片4的EN引脚连接，用于向24V转5V电源芯片4的EN引脚输出一个高电平来激活EN引脚，24V 转5V电源芯片4的OUT引脚与i.MX6系列处理器1的USB_VBUS引脚连接，用于在24V转5V电源芯片4的EN引脚接收到PG引脚发出的POWER GOOD信号后，对i.MX6系列处理器1的USB_VBUS引脚进行供电(5V直流电压)。
需要说明的是，i.MX6系列处理器1的I2C引脚与电源管理芯片2的I2C 引脚均为通讯引脚，两个I2C引脚连接，在电源管理芯片2、5V转3.3V电源芯片3和24V转5V电源芯片4依次上电稳定后，i.MX6系列处理器1通过通讯总线与电源管理芯片2进行通讯，控制电源管理芯片2的VGEN1引脚向 i.MX6系列处理器1的NVCC_RGMII引脚输出1.2V电压，为i.MX6系列处理器1内部的USB_HSIC接口供电。
上述内容详细说明了本实用新型提供的i.MX6系列处理器上电顺序的控制装置的结构及控制原理。利用上述控制装置控制i.MX6系列处理器上电顺序的过程如下：
步骤S1：通过电源管理芯片的VSNVS引脚向i.MX6系列处理器的 VDD_SNVS引脚输出3V电压。
步骤S2：通过电源管理芯片的SW1A/B引脚向i.MX6系列处理器的 VDDARM引脚输出1.375V电压；同时，通过电源管理芯片的SW1C引脚向 i.MX6系列处理器的VDDSOC引脚输出1.375V电压。
步骤S1与步骤S2的执行间隔时间为3.8毫秒，即执行步骤S1后间隔3.8 毫秒执行步骤S2。
步骤S3：通过电源管理芯片的SW2引脚向i.MX6系列处理器的 VDDHIGH引脚输出3V电压。
步骤S2与步骤S3的间隔时间为1毫秒，即在执行步骤S2后间隔1毫秒后执行步骤S3。
步骤S4：通过电源管理芯片的SW3A/B引脚向i.MX6系列处理器的 VDDDRAM引脚输出1.5V电压；同时，通过电源管理芯片的VREFDDR引脚向i.MX6系列处理器的DRAM_VREF引脚输出0.75V电压。
步骤S3与步骤S4的间隔时间为1毫秒，即在执行步骤S3后间隔1毫秒后执行步骤S4。
步骤S1-S4由电源管理芯片内部的控制器完成时序控制。
步骤S5：通过5V转3.3V电源芯片的OUT引脚同时向i.MX6系列处理器的NVCC_CSI引脚、NVCC_EIM引脚、NVCC_ENET引脚、NVCC_GPIO 引脚、NVCC_LCD引脚、NVCC_NANDF引脚、NVCC_SD引脚、NVCC_JTAG 引脚输出3.3V电压。
由于电源管理芯片的VGEN6引脚与5V转3.3V电源芯片的EN引脚连接，在电源管理芯片上电稳定后，通过电源管理芯片的VGEN6引脚激活5V转 3.3V电源芯片的EN引脚，使5V转3.3V电源芯片的OUT引脚同时向i.MX6 系列处理器的NVCC_CSI引脚、NVCC_EIM引脚、NVCC_ENET引脚、 NVCC_GPIO引脚、NVCC_LCD引脚、NVCC_NANDF引脚、NVCC_SD引脚、NVCC_JTAG引脚提供3.3V直流电压。
步骤S4与步骤S5的间隔时间为1毫秒，即在执行步骤S4后间隔1毫秒后执行步骤S5。
步骤S6：通过24V转5V电源芯片的OUT引脚向i.MX6系列处理器的 USB_VBUS引脚输出5V电压。
由于5V转3.3V电源芯片的PG引脚与24V转5V电源芯片的EN引脚连接，在24V转5V电源芯片的EN引脚接收到5V转3.3V电源芯片的PG引脚输出的POWER GOOD信号后，使24V转5V电源芯片的OUT引脚向i.MX6 系列处理器的USB_VBUS引脚提供5V直流电压。
步骤S5与步骤S6的时间间隔为1.2毫秒，即在执行步骤S5后间隔1.2 毫秒后执行步骤S6。
步骤S7：在电源管理芯片、电源管理芯片与24V转5V电源芯片依次上电完成后，i.MX6系列处理器的I2C引脚与电源管理芯片的I2C引脚进行通讯，控制电源管理芯片的VGEN1引脚向i.MX6系列处理器的NVCC_RGMII引脚输出1.2V电压。
该1.2V电压用于向i.MX6系列处理器内部的USB_HSIC接口供电。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应所述以权利要求的保护范围为准。
Claims (1)
1.一种i.MX6系列处理器上电顺序的控制装置，其特征在于，包括电源管理芯片、5V转3.3V电源芯片和24V转5V电源芯片；其中，
所述电源管理芯片的SW1A/B引脚与i.MX6系列处理器的VDDARM引脚连接；
所述电源管理芯片的SW1C引脚与所述i.MX6系列处理器的VDDSOC引脚连接；
所述电源管理芯片的SW2引脚与所述i.MX6系列处理器的VDDHIGH引脚连接；
所述电源管理芯片的SW3A/B引脚与所述i.MX6系列处理器的VDDDRAM引脚连接；
所述电源管理芯片的VREFDDR引脚与所述i.MX6系列处理器的DRAM_VREF引脚连接；
所述电源管理芯片的VGEN1引脚与所述i.MX6系列处理器的NVCC_RGMII引脚连接；
所述电源管理芯片的VSNVS引脚与所述i.MX6系列处理器的VDD_SNVS引脚连接；
所述电源管理芯片的I2C引脚与所述i.MX6系列处理器的I2C引脚连接；
所述电源管理芯片的VGEN6引脚与所述5V转3.3V电源芯片的EN引脚连接；
所述5V转3.3V电源芯片的OUT引脚分别与所述i.MX6系列处理器的NVCC_CSI引脚、NVCC_EIM引脚、NVCC_ENET引脚、NVCC_GPIO引脚、NVCC_LCD引脚、NVCC_NANDF引脚、NVCC_SD引脚、NVCC_JTAG引脚连接；
所述5V转3.3V电源芯片的PG引脚与所述24V转5V电源芯片的EN引脚连接；
所述24V转5V电源芯片的OUT引脚与所述i.MX6系列处理器的USB_VBUS引脚连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720244178.XU CN206618992U (zh) | 2017-03-13 | 2017-03-13 | i.MX6系列处理器上电顺序的控制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720244178.XU CN206618992U (zh) | 2017-03-13 | 2017-03-13 | i.MX6系列处理器上电顺序的控制装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206618992U true CN206618992U (zh) | 2017-11-07 |
Family
ID=60232635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720244178.XU Withdrawn - After Issue CN206618992U (zh) | 2017-03-13 | 2017-03-13 | i.MX6系列处理器上电顺序的控制装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206618992U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106990727A (zh) * | 2017-03-13 | 2017-07-28 | 山东和远智能科技股份有限公司 | i．MX6系列处理器上电顺序的控制方法及装置 |
-
2017
- 2017-03-13 CN CN201720244178.XU patent/CN206618992U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106990727A (zh) * | 2017-03-13 | 2017-07-28 | 山东和远智能科技股份有限公司 | i．MX6系列处理器上电顺序的控制方法及装置 |
| CN106990727B (zh) * | 2017-03-13 | 2023-06-13 | 和远智能科技股份有限公司 | i．MX6系列处理器上电顺序的控制方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN201174041Y (zh) | 全数字通用交流伺服定位控制驱动器 | |
| CN105680735B (zh) | 基于arm处理器的四轴伺服电机运动控制卡及方法 | |
| CN106487279A (zh) | 高功率密度伺服电机驱动器 | |
| CN201043982Y (zh) | 三相三线、三相四线兼容式电能表 | |
| CN203933391U (zh) | 一种多路dc电源模块应用电路 | |
| CN209746085U (zh) | 一种soc芯片测试与验证系统 | |
| CN203520080U (zh) | 一种通用变频器实时控制器 | |
| CN206618992U (zh) | i.MX6系列处理器上电顺序的控制装置 | |
| CN109542465A (zh) | 集成电路芯片的数据写入方法、系统、装置、设备及介质 | |
| CN205353630U (zh) | 一种伺服驱动控制一体化装置 | |
| CN104142988A (zh) | 基于自动化测试系统的通用信息处理平台 | |
| CN104199334B (zh) | 基于fpga的高频疲劳试验机控制器 | |
| CN103091580A (zh) | 一种基于arm的微电网电能监测装置 | |
| CN206209519U (zh) | 端子型两串口服务器 | |
| CN106990727A (zh) | i．MX6系列处理器上电顺序的控制方法及装置 | |
| CN105652197B (zh) | 一种具有无线通信功能的便携式电磁继电器测试仪 | |
| CN203697011U (zh) | 机器人中的io复用电路 | |
| CN206657085U (zh) | 一种可用于多种芯片封装形式的测试母板 | |
| CN205404759U (zh) | 一种基于串联电池组的电池组间通讯电路 | |
| CN202939219U (zh) | 多路智能电量模块 | |
| CN202661912U (zh) | 便携式程控电源装置 | |
| CN105867241A (zh) | 一种斩波扩展控制器 | |
| CN105203891B (zh) | 一种手执式智能化探测仪表及使用方法 | |
| CN207082252U (zh) | 一种统一接口的Arduino开发板 | |
| CN207216605U (zh) | 一种无源的低功耗无线串口调试器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1166 orsus No. 1 building, 7 floor Patentee after: Heyuan Intelligent Technology Co.,Ltd. Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1166 orsus No. 1 building, 7 floor Patentee before: SHANDONG HEYUAN INTELLIGENT TECHNOLOGY Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20171107 Effective date of abandoning: 20230613 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20171107 Effective date of abandoning: 20230613 |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |